synchroniser la transmission

Dans les circuits numériques, le « clocking out » (ou sortie cadencée) signifie la transmission de données depuis un registre, un registre à décalage ou un étage de sortie, un bit à la fois. Chaque bit est présenté sur la ligne de sortie, synchronisé avec un front montant ou descendant d'un signal d'horloge. L'horloge agit comme un métronome, contrôlant précisément le moment où chaque nouveau bit apparaît et quand le circuit récepteur doit le capturer. C'est fondamental pour la communication série: l'émetteur et le récepteur restent synchronisés car ils réagissent tous deux aux mêmes fronts d'horloge.

Un registre à décalage est le matériel classique pour cette tâche. Les données sont chargées en parallèle (tous les bits simultanément), puis sorties en série, un bit par cycle d'horloge. Chaque impulsion d'horloge décale les données d'une position vers la broche de sortie. Dans un registre à décalage typique de 8 bits, il faut huit cycles d'horloge pour vider complètement le registre. La vitesse de l'horloge détermine directement le débit de données: une horloge de 1 MHz sur une sortie série produit un flux de données de 1 Mbit/s.

La polarité et la phase de l'horloge sont extrêmement importantes. Certains circuits sortent les données sur le front montant (transition de 0 à 1) ; d'autres utilisent le front descendant (transition de 1 à 0). Le circuit récepteur doit être configuré pour échantillonner la ligne sur le front opposé, garantissant qu'il lit des données stables plutôt que de capter une transition. Ceci est particulièrement critique dans les conceptions à haute vitesse où les retards de propagation sont significatifs par rapport à la période d'horloge. Un décalage (skew) entre les signaux d'horloge à l'émetteur et au récepteur peut entraîner des violations des temps de setup ou de hold, corrompant les données.

Dans les protocoles SPI (Serial Peripheral Interface) et I2C des microcontrôleurs, le signal d'horloge du dispositif maître contrôle le moment où tous les esclaves sortent leurs données. Dans les convertisseurs parallèle-série utilisés dans la vidéo, les interfaces LVDS ou de réseau, la fonction de sortie cadencée peut fonctionner à des débits de centaines de mégahertz. Le terme s'applique aussi bien à la logique discrète pilotant un seul fil de sortie qu'aux puces mixtes à haute intégration gérant de nombreux canaux.

Les défaillances de sortie cadencée impliquent généralement des violations de synchronisation: si l'horloge est trop rapide pour les retards logiques, ou si les temps de setup et de hold sont violés, les bits deviennent corrompus ou métastables. Le bruit ou la gigue sur le signal d'horloge peut amener le récepteur à manquer ou à échantillonner deux fois un bit. Dans les environnements industriels bruyants, les signaux d'horloge sont souvent acheminés en paires différentielles (vraie et inversée) pour rejeter le bruit de mode commun. Le nom reflète l'ancienne analogie de l'horloge mécanique: une horloge qui donne le rythme du travail, marquant ici le rythme de la transmission des bits.