additionneur complet

Un additionneur complet est un circuit logique numérique qui additionne trois entrées binaires à un seul bit et produit une sortie à deux bits. Les trois entrées sont généralement étiquetées A, B et Cin (retenue d'entrée). Les deux sorties sont le bit de somme (S) et le bit de retenue de sortie (Cout). Dans les systèmes de contrôle industriels, les processeurs et les unités arithmétiques, les additionneurs complets constituent les blocs de construction de circuits d'addition plus grands qui gèrent des nombres multi-bits.

Le circuit produit un bit de somme égal à 1 lorsqu'un nombre impair des trois entrées est 1, et une retenue de sortie égale à 1 lorsque deux entrées ou plus sont 1. Ce comportement provient de la logique booléenne sous-jacente: la somme est le XOR des trois entrées, tandis que la retenue est produite par un vote majoritaire. Un additionneur complet diffère d'un demi-additionneur, qui n'accepte que deux entrées et ne produit aucune capacité de retenue d'entrée, ce qui le rend utile uniquement pour la position du bit le moins significatif dans un calcul.

Implémentation et variantes

Les additionneurs complets sont construits à l'aide de portes logiques de base: portes ET, OU et XOR dans diverses configurations. Une implémentation typique nécessite cinq portes et gère l'addition à la vitesse de propagation de ces portes, généralement plusieurs nanosecondes. Le circuit peut être implémenté en TTL (logique transistor-transistor), CMOS, ou comme partie d'un circuit intégré plus grand. Lorsque la vitesse est importante, les additionneurs à propagation de retenue connectent les additionneurs complets en série, mais la retenue doit se propager à travers chaque étage, ce qui devient lent pour les nombres larges. Les schémas de retenue anticipée contournent ce délai en calculant les retenues en parallèle.

Dans les systèmes pratiques, les additionneurs complets fonctionnent rarement seuls. Un additionneur 4 bits cascade quatre additionneurs complets pour additionner deux nombres 4 bits. Les processeurs utilisent des tableaux d'additionneurs pour les unités arithmétiques et logiques. Les CPU modernes intègrent la logique d'addition au niveau de l'instruction, mais l'additionneur complet reste l'unité conceptuelle et souvent physique d'addition au niveau du transistor. La vérification des tables de vérité des additionneurs complets constitue un exercice standard dans les cours de conception numérique, car la correction ici se propage à travers chaque opération arithmétique effectuée par la machine.

Les défauts dans les additionneurs complets apparaissent généralement comme des bits bloqués dans la chaîne de retenue ou comme des violations de synchronisation lorsque les entrées changent plus rapidement que le circuit ne peut se stabiliser. Les tests nécessitent de vérifier les huit combinaisons d'entrée et de s'assurer que les deux sorties répondent correctement. Le terme «complet» est resté parce qu'il contraste clairement avec le demi-additionneur, et parce qu'il représente un bloc de construction d'addition à un seul chiffre complet et à usage général qui accepte toutes les entrées nécessaires.