état bas

Un niveau logique bas est le plus bas des deux états de tension distincts utilisés pour représenter les données dans les circuits numériques. Dans la plupart des systèmes modernes, le niveau logique bas correspond au binaire 0 et se situe généralement près du potentiel de masse, habituellement entre 0 et 0,8 volt pour les circuits TTL (transistor-transistor logic), ou de 0 à 30 % de la tension d'alimentation pour la logique CMOS (complementary metal-oxide-semiconductor). Le seuil exact varie selon la famille logique et l'application, mais l'objectif fondamental reste constant : créer une différence électrique mesurable et reproductible que les circuits peuvent détecter et à laquelle ils peuvent répondre de manière fiable.

Le niveau logique bas existe en contraste direct avec le niveau logique haut, qui représente le binaire 1. L'écart de tension entre ces deux états, appelé marge de bruit, fournit la zone de sécurité qui permet aux circuits réels de tolérer les fluctuations mineures, les interférences électromagnétiques et les variations de composants sans interpréter de manière erronée les données. Un système numérique doit distinguer le niveau logique bas du niveau logique haut des millions ou des milliards de fois par seconde, cette marge doit donc être suffisamment importante pour survivre au bruit électrique des environnements industriels, aux transitoires de commutation et au vieillissement des matériaux semi-conducteurs.

Mesure et détection pratiques

Sur le terrain, les techniciens mesurent les états logiques à l'aide d'oscilloscopes, d'analyseurs logiques ou de simples multimètres. Une lecture de niveau logique bas sur une broche de sortie confirme que l'élément de circuit qui pilote ce signal est soit dans un état saturé (pleinement conducteur) d'un transistor, soit explicitement tiré à la masse via une résistance. Les broches d'entrée détectent un niveau logique bas lorsque la tension qui leur est présentée tombe en dessous du seuil spécifié pour cette famille logique, généralement autour de 0,5 volt pour le TTL ou en dessous d'un tiers de la tension d'alimentation pour le CMOS. Les entrées flottantes (non connectées ou faiblement pilotées) se situent souvent entre les deux seuils et se comportent de manière imprévisible, ce qui en fait une source fréquente de problèmes de débogage.

Le terme « niveau logique bas » lui-même est plus descriptif qu'historique; il identifie simplement la condition de tension inférieure dans un système à deux états. Cette convention de dénomination s'applique également aux systèmes 5 volts, aux systèmes 3,3 volts et même aux tensions d'alimentation inférieures que l'on trouve dans les microcontrôleurs et les applications FPGA modernes. Tant qu'un circuit maintient deux régions de tension distinctes et mesurables, la plus basse est appelée niveau logique bas, quelle que soit la valeur de tension réelle.

Dans les applications de contrôle industriel et de PLC (programmable logic controller), le niveau logique bas est généralement obtenu via des signaux de capteurs commutés, des contacts de relais ou des sorties à drain ouvert. Un capteur détectant un objet bas peut court-circuiter une ligne de signal à la masse, créant un niveau logique bas. Tirer une ligne vers le haut nécessite soit une résistance de rappel interne, soit un pilote actif; laisser simplement une ligne non pilotée ne garantira pas qu'elle reste basse. Cette asymétrie entre le niveau bas actif et le niveau haut passif explique pourquoi de nombreux systèmes industriels utilisent la signalisation à niveau bas actif : la mise à la masse via un interrupteur ou un transistor est fiable, tandis que la mise à niveau haut via une résistance faible peut échouer si l'alimentation s'affaisse.