SerDes

SerDes signifie « serializer-deserializer » (sérialiseur-désérialiseur), un ensemble apparié de blocs de circuits intégrés qui convertissent les données entre les formats parallèle et série. Le sérialiseur prend des données parallèles (généralement 8, 16, 32 ou 64 bits arrivant simultanément) et les convertit en un seul flux série à haut débit. Le désérialiseur fait l'inverse: il récupère un flux série à haut débit et le réassemble en données parallèles. Ensemble, ils résolvent un problème fondamental en électronique: réduire le nombre de broches et de pistes de PCB tout en maintenant le débit de données sur de plus longues distances.

La raison principale de l'existence du SerDes est pratique. Un cœur de processeur avec 64 lignes de données parallèles nécessiterait 64 fils ou pistes de PCB distincts vers une autre puce. Au lieu de cela, le SerDes convertit cela en un ou deux fils fonctionnant à une fréquence d'horloge beaucoup plus élevée. Un bus parallèle 64 bits à 100 MHz transportant 6,4 Gbps d'informations devient une liaison série à 6,4 Gbps, éliminant 63 connexions physiques. Cela est extrêmement important dans des applications telles que les interfaces GPU-mémoire, PCI Express, Ethernet et les émetteurs-récepteurs à fibre optique.

Les implémentations SerDes varient selon l'application. Les versions à faible vitesse (inférieures à 1 Gbps) peuvent être de simples registres à décalage. Les SerDes à haute vitesse (10 Gbps et plus) nécessitent des composants analogiques importants: circuits de récupération d'horloge et de données, égalisation et contrôle de la gigue. L'étape de récupération d'horloge est critique; le désérialiseur doit se synchroniser sur la temporisation du flux de données entrant sans signal d'horloge séparé. Les équations de Volterra et les boucles à verrouillage de phase gèrent cela dans le silicium réel.

Déploiement pratique et défis

Les blocs SerDes sont intégrés dans les conceptions modernes de System-on-Chip et sont également disponibles en tant que circuits intégrés autonomes. Les contrôleurs PCI Express, les cartes d'interface réseau et les contrôleurs de mémoire les incluent tous. Le terme est devenu particulièrement visible dans les travaux sur les centres de données à haute vitesse, où les SerDes 25 Gbps, 56 Gbps et 112 Gbps sont désormais monnaie courante. Les fournisseurs de silicium publient des fiches techniques détaillées sur les diagrammes de l'œil, les taux d'erreur binaire et la consommation d'énergie de leurs cœurs IP SerDes.

Les modes de défaillance courants incluent le glissement d'horloge (le désérialiseur perd la synchronisation), l'interférence intersymbole (les signaux à haute vitesse se brouillent) et l'accumulation de gigue (le bruit de temporisation augmente sur la liaison). L'intégrité du signal devient la principale préoccupation de l'ingénieur au-dessus de 10 Gbps; le routage du PCB doit contrôler l'impédance, minimiser la diaphonie et maintenir les longueurs de piste appariées. Le test des SerDes nécessite souvent des oscilloscopes et des générateurs de motifs capables de gérer des signaux à des débits gigabit.