3D IC

Un CI 3D est un circuit intégré construit en empilant verticalement plusieurs puces de silicium et en les connectant avec des interconnexions traversantes en silicium (TSV), des piliers en cuivre ou des micro-bosses, plutôt que de répartir les composants sur une seule tranche planaire. Cette architecture verticale échange la surface de disposition contre la hauteur, permettant aux fabricants d'intégrer plus de transistors et de fonctionnalités dans un encombrement réduit tout en diminuant les distances que les signaux doivent parcourir entre les composants.

L'avantage principal est la densité d'interconnexion. Un seul TSV peut transporter plusieurs signaux à travers le substrat de silicium ; des réseaux de ces vias, parfois au nombre de milliers par puce, créent des autoroutes de données entre les couches empilées. Cela produit des gains mesurables en vitesse et en efficacité énergétique par rapport aux conceptions 2D équivalentes, car des chemins plus courts signifient moins de charge capacitive et moins d'étages de pilotes nécessaires. Les empilements mémoire-logique, courants dans les processeurs haut de gamme et les puces graphiques, exploitent fortement cet avantage.

Fabrication et assemblage

La construction d'un CI 3D nécessite des étapes de processus spécialisées. Les TSV sont généralement gravés après avoir aminci la tranche à 50 ou 100 micromètres, puis remplis de cuivre ou de tungstène. Les méthodes de liaison incluent la liaison puce à puce utilisant des micro-bosses de soudure (souvent SnAg ou SnCu sans plomb), la liaison hybride avec diffusion cuivre-cuivre, ou la liaison oxyde-oxyde plus ancienne. Les rendements restent sensibles aux défauts dans les vias et les interfaces de liaison ; de petites fissures ou des vides peuvent isoler des couches entières. La gestion thermique est critique car l'empilement amplifie la densité de chaleur, nécessitant une attention particulière à l'épaisseur de la puce, aux matériaux d'interface thermique et à la conception du substrat.

Le coût et la complexité restent les principaux obstacles à une adoption généralisée. L'amincissement, la gravure des vias et la liaison de précision ajoutent des étapes de processus, des équipements coûteux et un risque de rendement. La plupart des CI 3D se retrouvent aujourd'hui dans des produits à forte valeur ajoutée, en particulier les empilements HBM (mémoire à large bande passante) associés aux accélérateurs d'IA et aux processeurs mobiles haut de gamme. Les chiplets, une approche d'intégration verticale alternative utilisant des interposeurs passifs, ont gagné du terrain sur certains marchés comme voie moins coûteuse vers des gains de densité.

Le terme « CI 3D » englobe de nombreuses architectures spécifiques : empilement face à face, empilement dos à dos et arrangements mixtes selon les surfaces liées et la manière dont le routage des signaux est géré. Des organismes de normalisation, dont le JEDEC, ont travaillé à codifier les règles de conception et les protocoles de test, bien qu'une variation propriétaire significative persiste. La fiabilité sur la durée de vie du produit, en particulier le cyclage thermique et l'électromigration dans les vias, reste un domaine actif de recherche et de qualification.