logique à couplage d'émetteur

La logique à couplage d'émetteurs (ECL) est une famille de circuits numériques construite autour d'une paire différentielle de transistors à jonction bipolaire (BJT) fonctionnant dans un régime spécifique où les transistors ne saturent jamais. Au lieu de s'activer et se désactiver complètement comme les portes TTL ou CMOS, les transistors ECL dirigent le courant entre deux chemins possibles en fonction de la tension d'entrée. Cette action de direction du courant, combinée à l'utilisation de suiveurs d'émetteur pour la mise en mémoire tampon de sortie, permet à l'ECL d'atteindre des retards de propagation aussi bas que 1 à 2 nanosecondes par porte dans ses meilleures implémentations.

Le bloc de construction principal est l'amplificateur différentiel, typiquement une paire à longue queue où les deux bases de transistors reçoivent l'entrée logique et une tension de référence. Lorsque l'entrée dépasse la référence, le courant est dirigé à travers un transistor; lorsqu'elle tombe en dessous, le courant est dirigé à travers l'autre. Parce que les transistors restent dans la région linéaire plutôt qu'en saturation profonde, ils peuvent commuter beaucoup plus rapidement que les familles logiques saturantes. Les suiveurs d'émetteur aux sorties offrent une faible impédance et la capacité de piloter plusieurs charges sans pénalité de vitesse.

L'ECL a été la famille logique dominante pour les systèmes à haute vitesse des années 1960 aux années 1980, en particulier dans les ordinateurs centraux, le traitement du signal militaire et les équipements de télécommunications. Les vitesses dépassaient tous les concurrents de loin: un compteur à ondulation de 10 kHz qui pouvait prendre 200 nanosecondes en TTL pouvait fonctionner en 20 nanosecondes avec l'ECL. Cependant, l'ECL a payé un prix élevé en consommation d'énergie, tirant généralement cinq à dix fois plus de courant que le CMOS équivalent à la même fréquence. Le besoin de doubles alimentations (généralement +5,2 V et -5,2 V) et de pistes de PCB à impédance contrôlée avec soin rendait également les systèmes complexes et coûteux.

L'ECL est maintenant presque éteinte dans les nouvelles conceptions. L'essor de la technologie CMOS, combiné aux avancées en matière de conception et de techniques de circuit, a permis au CMOS d'égaler ou de dépasser les vitesses ECL tout en consommant beaucoup moins d'énergie. Les technologies modernes GaAs et SiGe peuvent atteindre une commutation en nanosecondes dans des facteurs de forme CMOS. Une poignée de puces ECL héritées restent en production pour les applications militaires et aérospatiales où le remplacement est restreint par les règles de qualification, mais les établissements d'enseignement et les nouveaux travaux commerciaux les rencontrent rarement.

Le nom reflète la topologie du circuit: les émetteurs de la paire différentielle sont couplés ensemble à un nœud commun (la queue), qui se connecte à la masse via une source de courant. Ce couplage d'émetteur est ce qui distingue l'ECL des autres familles logiques BJT comme la RTL (logique résistance-transistor) ou la DTL (logique diode-transistor), où le couplage se produit à différents points du circuit. Comprendre l'ECL est important aujourd'hui principalement pour les ingénieurs qui maintiennent des systèmes hérités, qui comprennent l'histoire des compromis de conception numérique et qui reconnaissent pourquoi le contrôle de l'impédance des PCB et la terminaison des lignes de transmission sont devenus des compétences essentielles à l'ère de la haute vitesse.