plan de masse

Dans la fabrication des semi-conducteurs, un layout est la représentation géométrique d'un circuit intégré traduite sur le silicium. Il spécifie la position, la taille et l'interconnexion précises de chaque transistor, résistance, condensateur et trace métallique qui seront gravés ou déposés sur une tranche. Le layout n'est pas le schéma, qui montre comment les composants se connectent logiquement; c'est plutôt le plan physique réel que les outils de photolithographie utiliseront pour modeler la puce. Le layout d'une simple porte logique peut occuper 10 à 100 micromètres carrés, tandis que le layout d'un processeur moderne couvre des centaines de millimètres carrés et contient des milliards de transistors.

Les layouts sont créés dans des outils de conception spécialisés tels que Magic, Cadence Virtuoso ou Mentor Graphics Xpedition, en utilisant un processus appelé conception physique. Les concepteurs travaillent en couches, chacune correspondant à un masque utilisé en photolithographie: polysilicium pour les structures de grille, diffusion pour les régions semi-conductrices actives, couches métalliques pour le routage des signaux, vias pour les interconnexions entre couches, et ainsi de suite. Les règles de conception spécifient la largeur minimale des éléments, l'espacement entre les éléments et les tolérances d'alignement pour chaque nœud technologique, généralement mesurées en nanomètres. Un nœud de processus de 5 nanomètres impose des règles inimaginables il y a dix ans, rendant le travail de layout de plus en plus automatisé grâce aux algorithmes de placement-routage et à l'apprentissage automatique.

Du schéma au silicium

La traduction du schéma au layout est le point où l'ingénierie rencontre la réalité de la fabrication. Un schéma peut montrer des composants idéaux, mais le layout doit tenir compte de la résistance, de la capacité et de l'inductance parasites dans chaque trace et connexion. Un fil métallique de 100 micromètres de long et 1 micromètre de large a une résistance mesurable; les lignes de distribution d'horloge doivent être soigneusement appariées en longueur pour éviter le skew; les rails d'alimentation et de masse doivent être suffisamment larges pour gérer la densité de courant sans échauffement ni électromigration. Ces effets physiques sont invisibles sur un schéma mais critiques dans le silicium.

Les layouts doivent passer des vérifications de règles de conception (DRC) pour s'assurer qu'ils sont fabricables, et une vérification layout versus schematic (LVS) pour confirmer que la conception physique correspond à la logique de circuit prévue. L'analyse de synchronisation vérifie que les signaux se propagent à travers la géométrie réelle du métal et du silicium suffisamment rapidement pour répondre aux spécifications de performance. Dans les circuits analogiques et mixtes, le layout devient presque aussi difficile que la conception de circuits elle-même, car de subtiles variations dans le placement des dispositifs ou le routage peuvent dégrader les performances de manière inattendue.

Le terme provient de la disposition physique des composants discrets sur une carte de circuit imprimé, une pratique qui a précédé les circuits intégrés. Dans les années 1970, à mesure que les circuits passaient sur le silicium, le terme s'est naturellement étendu à la spécification géométrique des éléments sur une puce. Aujourd'hui, le layout est si essentiel à la conception des semi-conducteurs qu'il est souvent appelé la quatrième dimension après la tension, le courant et la fréquence, car il détermine directement la vitesse de fonctionnement d'un circuit et sa consommation d'énergie.