DLL

Un bucle de retardo bloqueado (DLL) es un circuito de retroalimentación que mide la diferencia de fase entre un reloj de referencia y una copia retardada de sí mismo, luego ajusta ese retardo hasta que las dos señales se alinean. A diferencia de un bucle de enganche de fase (PLL), que multiplica la frecuencia, un DLL mantiene la frecuencia de salida idéntica a la entrada mientras corrige el retardo de fase que se acumula a través del enrutamiento de la señal y las puertas lógicas. El circuito muestrea continuamente ambas señales y acciona un elemento de control de voltaje o corriente (una línea de retardo hecha de inversores u otras etapas lógicas) para minimizar la asimetría.

Los DLL son fundamentales en las interfaces de memoria síncronas. En los chips DRAM y GDDR, el DLL alinea la red de reloj interna con el flanco del reloj externo, asegurando que los datos se muestreen y se emitan en momentos precisos. Sin la corrección del DLL, el retardo natural a través del silicio desde la almohadilla hasta el núcleo causaría fallas de temporización. Un DLL típico debe bloquearse en unos pocos cientos de ciclos de reloj al encenderse y seguir la deriva causada por las fluctuaciones de temperatura y la caída del voltaje de suministro en todo el chip.

Comportamiento de bloqueo y ancho de banda

El bucle DLL tiene un tiempo de bloqueo y un comportamiento de estabilización característicos. Un bucle lento tiene un ancho de banda bajo y se rastrea lentamente, pero rechaza bien el ruido de alta frecuencia. Un bucle rápido se bloquea rápidamente, pero puede sobrepasar o oscilar. La mayoría de los DLL de producción utilizan una ley de control proporcional-integral para equilibrar la velocidad y la estabilidad. La línea de retardo en sí misma es el componente crítico: debe tener una granularidad fina (pequeños pasos entre los niveles de retardo), baja sensibilidad a la variación de voltaje y temperatura, y suficiente rango de retardo total para cubrir la dispersión del proceso y los transitorios de la fuente de alimentación.

Los modos de falla comunes incluyen: bloqueo falso, donde el DLL se bloquea a un armónico o subarmónico del reloj de entrada y parece estable, pero en realidad está desfasado por un múltiplo del período del reloj; pérdida de bloqueo, cuando los cambios de temperatura o voltaje de suministro exceden el ancho de banda de seguimiento del bucle; y bloqueo mutuo, donde el bucle no puede alcanzar el equilibrio y oscila. Los diseños de DLL a menudo incluyen detectores de bloqueo que verifican que el error de fase sea pequeño antes de declarar el bloqueo como válido.

Los DLL difieren de los bucles de enganche de fase principalmente en su elemento de retardo controlado por voltaje en lugar de un oscilador controlado por voltaje. Esto los hace más simples de integrar, más rápidos de bloquear y más tolerantes al ruido de la fuente de alimentación, ya que no tienen generación de frecuencia que desestabilizar. Son estándar en DRAM de alta velocidad, interfaces DDR y SRAM síncronas, y también se utilizan en dispositivos lógicos programables y ASIC para distribuir relojes con una asimetría mínima en grandes mosaicos.