plan de masse

Un plan de masse en conception de circuits intégrés est l'agencement physique des blocs fonctionnels, des cellules logiques, des matrices de mémoire, des réseaux de distribution d'énergie et de l'interconnexion sur une puce de silicium. Il traduit le schéma logique en une géométrie concrète que les fabricants peuvent produire. Avant qu'un transistor ne soit placé ou qu'une couche métallique ne soit dessinée, le plan de masse détermine la surface que la puce consommera, la manière dont les signaux voyageront entre les blocs, et si la conception peut respecter les contraintes de synchronisation, de puissance et thermiques.

Le plan de masse influence de multiples décisions en aval. Le placement des blocs affecte la longueur des fils : placer un chemin de données loin de la mémoire augmente la capacitance et le délai du signal. Il régit les points chauds thermiques en concentrant la logique à haute puissance dans une région, ce qui peut provoquer une surchauffe localisée et des problèmes de fiabilité. Le plan doit également tenir compte de la distribution de l'énergie ; le courant doit circuler du pad vers chaque bloc sans chute de tension excessive, de sorte que la position et la taille des rails d'alimentation sont physiquement importantes. Les pads d'E/S sont situés autour du périmètre de la puce, de sorte que les blocs qui communiquent avec l'extérieur de la puce doivent être placés en conséquence pour minimiser la congestion du routage.

Variantes et flux de travail pratique

Les puces plus petites peuvent utiliser un plan de masse monolithique unique où toute la logique se trouve à un seul niveau hiérarchique. Les grands systèmes sur puce utilisent une planification hiérarchique du plan de masse : un plan de niveau supérieur divise la puce en régions majeures (cluster CPU, cluster GPU, contrôleurs de mémoire, sous-systèmes de sécurité), et chaque région a son propre plan de masse interne. Cette stratégie de confinement aide les équipes à travailler en parallèle et isole les effets de la congestion locale du routage.

Le plan de masse est itératif. Le placement initial est souvent effectué par des outils automatisés utilisant des métriques comme la longueur de fil à demi-périmètre ou le recuit simulé, mais les concepteurs l'affinent en fonction des rapports de synchronisation, de l'analyse de puissance et des règles de conception physique. Un bloc peut être élargi et raccourci pour réduire la longueur de fil vers un voisin critique, ou tourné pour s'aligner avec les bandes d'alimentation. Lorsque la conception atteint le routage détaillé (placement et routage, ou P et R), le plan de masse devient fixe ; déplacer un bloc à ce stade signifie défaire des milliers de nets routés.

Les problèmes courants proviennent d'une mauvaise planification du plan de masse. Sous-dimensionner un bloc force un placement trop dense des cellules à l'intérieur, augmentant la congestion locale et rendant le routage impossible. Surdimensionner gaspille la surface de la puce et augmente le coût par puce. Isoler les blocs sans prêter une attention particulière aux chemins de signal crée de longues interconnexions qui violent les contraintes de synchronisation. Le nom lui-même est emprunté à l'architecture : tout comme un plan d'étage de bâtiment montre où vont les pièces, un plan de masse de puce montre où vont les unités fonctionnelles sur la surface de silicium.