floorplanning

En conception de circuits intégrés, le floorplanning est le processus d'agencement des blocs fonctionnels, des modules de mémoire et des unités de traitement sur une puce de silicium avant le routage détaillé des interconnexions. L'objectif est de minimiser la longueur des fils, de réduire la dissipation de puissance, de gérer la distribution de la chaleur et de respecter les contraintes de synchronisation. Un floorplan agit comme un plan directeur qui contraint l'emplacement physique de chaque composant majeur, préparant le terrain pour tout ce qui suit dans le flux de conception.

Les entrées du floorplanning sont la netlist (qui spécifie les blocs existants et leurs connexions) et le budget de surface pour la puce. Les concepteurs attribuent des régions rectangulaires aux principaux blocs fonctionnels: cœurs de CPU, banques de cache, contrôleurs de mémoire, interfaces d'E/S ou blocs analogiques. Le résultat est une spécification géométrique montrant les coordonnées x-y et les dimensions de chaque bloc, ce qui guide ensuite les outils de placement et de routage. Les floorplans modernes pour les processeurs haut de gamme peuvent contenir des centaines de blocs distincts avec des relations hiérarchiques complexes.

Contraintes et compromis

Le floorplanning doit satisfaire des contraintes strictes: la surface totale ne peut pas dépasser le budget de la puce, les chemins de signal entre les blocs communicants doivent s'inscrire dans des distances raisonnables, les réseaux de distribution d'énergie doivent atteindre toutes les régions, et les blocs générateurs de chaleur ne doivent pas se regrouper de manière à créer des points chauds thermiques localisés. Les concepteurs exécutent souvent des simulations pour estimer les longueurs de fil et la dissipation de puissance à ce stade. Un mauvais floorplan peut entraîner une congestion de routage sévère dans certaines régions ou nécessiter des réseaux de distribution d'horloge globaux excessivement longs, ce qui dégrade les marges de synchronisation et augmente la consommation d'énergie de 10 à 20 pour cent ou plus.

Le floorplanning est généralement effectué par des ingénieurs de conception expérimentés utilisant des outils dédiés tels que Cadence Innovus ou Synopsys ICC2, bien que certains aspects soient de plus en plus automatisés à l'aide de modèles d'apprentissage automatique entraînés sur des conceptions historiques. Le processus est itératif: des floorplans initiaux sont créés, simulés, évalués par rapport aux budgets de puissance et de synchronisation, puis affinés. Les grandes conceptions peuvent prendre des semaines ou des mois pour atteindre un floorplan stable avant que le routage ne commence.

Le terme reflète l'analogie avec le plan d'étage architectural des bâtiments: tout comme un architecte décide où vont les pièces et les murs porteurs avant que les charpentiers n'ajoutent les murs et les portes, les concepteurs de puces décident des positions des blocs avant que le câblage détaillé ne soit posé. La différence est que la conception de silicium opère en micromètres et en nanosecondes, et un floorplan défectueux ne peut pas simplement être réparé avec un marteau.