réseau prédiffusé

Un réseau de portes (gate array) est une tranche de silicium préfabriquée contenant des milliers de portes logiques et de transistors identiques, disposés en une grille régulière, sans interconnexions entre eux. Le fabricant produit ces puces en volume; vous définissez ensuite ce que le réseau fait réellement en spécifiant comment ces portes doivent être câblées ensemble. Ce processus de fabrication en deux étapes se situe entre l'achat d'une puce logique standard prête à l'emploi et la commande d'un circuit intégré entièrement personnalisé à partir de zéro.

Le réseau de portes typique commence par une couche de base de transistors, généralement des portes NAND ou NOR, déposées sur la puce en rangées et en colonnes. Les couches métalliques au-dessus de cette grille restent non connectées. Lorsque vous envoyez votre conception à la fonderie, celle-ci ajoute un routage métallique personnalisé uniquement sur les couches supérieures, connectant vos portes selon le schéma requis par votre circuit. Cette métallisation sélective signifie que les étapes de fabrication initiales coûteuses et chronophages ont déjà eu lieu en volume, réduisant ainsi vos coûts d'ingénierie non récurrents par rapport à une conception entièrement personnalisée.

Compromis densité et vitesse

Les réseaux de portes sacrifient une certaine efficacité pour accélérer la mise sur le marché. Étant donné que la disposition sous-jacente des transistors est fixe, vous ne pouvez pas optimiser chaque recoin de la conception comme vous le feriez avec une puce personnalisée. Cela signifie que les réseaux de portes utilisent généralement plus de surface de puce qu'un circuit entièrement personnalisé équivalent et consomment plus d'énergie. Cependant, ils sont beaucoup plus rapides et moins chers à produire que le silicium personnalisé, avec des délais mesurés en semaines plutôt qu'en mois. Les réseaux de portes ont été largement remplacés par les réseaux de portes programmables sur site (FPGA) pour les petites séries de production, car les FPGA ne nécessitent aucune étape de fonderie, mais les réseaux de portes restent courants lorsque le volume justifie le coût de configuration minimal et lorsque les caractéristiques de performance ou de puissance exigent du silicium réel plutôt que des alternatives FPGA.

La conception d'un réseau de portes nécessite un langage de description matérielle (HDL) ou un schéma détaillé pour spécifier quelles portes se connectent à quelles autres, et comment les signaux circulent à travers le réseau. Les vérifications des règles de conception et la vérification de la disposition doivent confirmer que votre routage s'intègre dans les couches métalliques et respecte les règles de conception pour ce nœud technologique. Une seule étape de métallisation peut contenir des erreurs coûteuses à corriger, de sorte que la simulation et la vérification sont rigoureuses avant d'envoyer les masques à la fonderie.

Le terme réseau de portes reflète la structure orthogonale de la disposition sous-jacente des transistors: un réseau d'éléments de portes en attente de métallisation. Cette architecture est apparue dans les années 1970 comme un compromis entre les longs délais des puces personnalisées et la fonctionnalité limitée des circuits intégrés standard prêts à l'emploi. Bien que moins courants aujourd'hui, les réseaux de portes restent pertinents dans les applications nécessitant une production de volume modéré où le délai et le coût sont plus importants que la densité maximale.