déclenché par niveau

Un circuit à déclenchement par niveau réagit aux changements d'entrée chaque fois que son signal d'horloge reste à un état de tension élevé. Contrairement aux conceptions à déclenchement par front qui ne capturent les données qu'au moment d'un front d'horloge montant ou descendant, la logique à déclenchement par niveau est transparente pendant toute la durée où l'horloge est haute. Cela signifie que la sortie suit les changements d'entrée en temps réel tant que le niveau d'horloge le permet, puis se verrouille lorsque l'horloge tombe à un niveau bas.

L'application la plus courante est le loquet (latch), où une conception à déclenchement par niveau utilise un circuit de porte (généralement des portes NAND ou NOR) pour permettre le flux de données à travers une branche tant que l'horloge est active. Dans les loquets octaux 74LS373, par exemple, les sorties suivent les entrées tant que les entrées d'activation de sortie et d'horloge satisfont la condition haute. Dès que l'horloge tombe, les données sont figées jusqu'à ce que l'impulsion d'horloge suivante remonte.

Avantages et inconvénients

Les conceptions à déclenchement par niveau consomment moins d'énergie que leurs homologues à déclenchement par front, car elles ne nécessitent pas les circuits de synchronisation de précision nécessaires pour détecter les fronts d'horloge. Les temps de setup et de hold sont plus simples à satisfaire, et le circuit peut tolérer des transitions d'horloge plus lentes sans mise en mémoire tampon supplémentaire. Cependant, la logique à déclenchement par niveau est vulnérable aux conditions de course et aux problèmes de métastabilité si les signaux d'entrée changent pendant que l'horloge est haute. Cette imprévisibilité rend les conceptions à déclenchement par niveau problématiques dans les systèmes synchrones où les données doivent se propager en phase sur plusieurs étages.

Les systèmes numériques modernes privilégient les bascules à déclenchement par front pour ces raisons, mais les loquets à déclenchement par niveau restent standard dans les circuits asynchrones, les décodeurs d'adresse mémoire et les applications de capture d'impulsions où la fenêtre transparente est un atout plutôt qu'un inconvénient. La terminologie reflète le comportement physique : la porte du circuit reste ouverte tant que le niveau d'horloge est actif, ce qui contraste fortement avec les conceptions à déclenchement par front qui ne réagissent qu'à la transition elle-même.