PLD

Un dispositif logique programmable (PLD) est un circuit intégré qui peut être configuré après fabrication pour exécuter des fonctions logiques numériques spécifiques. Contrairement à un microprocesseur standard, qui exécute une séquence d'instructions, un PLD implémente la logique combinatoire et séquentielle directement dans le matériel en connectant des portes logiques selon une configuration stockée. La configuration est généralement chargée à partir d'une source de mémoire externe lorsque l'appareil est mis sous tension, ou stockée dans une mémoire non volatile intégrée à la puce elle-même.

Les principales variantes sont les PAL (programmable array logic), qui gèrent la logique combinatoire et les fonctions séquentielles simples; les GAL (generic array logic), qui sont des PAL reprogrammables utilisant une mémoire effaçable; et les CPLD (complex programmable logic devices), qui combinent plusieurs blocs logiques avec interconnexion. Les FPGA (field-programmable gate arrays) sont des dispositifs plus grands avec des milliers ou des millions de cellules logiques, mais le terme PLD fait généralement référence aux catégories plus petites et plus simples. Les PLD vont de quelques centaines à quelques milliers de portes logiques en complexité équivalente.

La configuration se fait par un matériel de programmation spécialisé qui écrit le motif binaire dans la mémoire du dispositif, soit par contact électrique direct (JTAG), soit par une prise de programmation dédiée. Le fichier de configuration est généralement généré par des compilateurs de langage de description matérielle (VHDL, Verilog) ou des outils de saisie schématique. Une fois configuré, un PLD se comporte comme un circuit logique fixe; il n'a pas besoin de microprocesseur ou de mémoire d'instructions externe pour fonctionner.

Quand et pourquoi les PLD tombent en panne

La corruption des données de configuration due à une perte de puissance pendant la programmation est le mode de défaillance le plus courant sur le terrain. La dérive progressive de la mémoire de configuration est rare dans les dispositifs modernes, mais était plus problématique dans les premières versions effaçables aux UV. Un PLD mal configuré se manifeste généralement par un comportement de sortie incorrect dans des conditions d'entrée spécifiques, et est difficile à diagnostiquer sans accès aux fichiers de conception originaux. Les conditions de course logique et les violations de synchronisation sont des erreurs de conception plutôt que des défauts de dispositif, mais elles ne deviennent évidentes que lorsque la variante spécifique du PLD et ses caractéristiques de synchronisation réelles sont prises en compte.

Les PLD occupent un juste milieu pratique dans la conception numérique. Ils coûtent moins cher que le silicium personnalisé, mais offrent un délai de mise sur le marché plus rapide et un risque plus faible que les projets FPGA pour des tâches logiques plus simples. Ils sont courants dans les interfaces de contrôle industriel, les circuits de conditionnement de signal, le décodage d'adresses et la logique de « colle » qui relie des composants standard incompatibles. Dans la fabrication à grand volume, une fois qu'une conception est éprouvée, un PLD peut être remplacé par un ASIC personnalisé moins cher; pour les petits lots et le prototypage, les PLD réduisent les risques et permettent des mises à niveau sur le terrain.