pMOSFET

Un pMOSFET est un transistor à effet de champ construit sur un canal semi-conducteur de type p (positif), généralement situé sur un substrat de type n. Lorsque vous appliquez une tension négative à sa grille par rapport à sa source, le dispositif s'active et permet au courant de circuler de la source au drain. C'est le complément du nMOSFET, et ensemble ils forment la base de la logique CMOS, la technologie standard dans les microprocesseurs, la mémoire et les circuits numériques depuis quatre décennies.

Le nom vient de son canal dopé: un canal de type p est créé par dopage avec des impuretés acceptrices telles que le bore dans un substrat de silicium. Lorsque la tension de grille chute suffisamment en dessous de la tension de source, des trous s'accumulent à l'interface de l'oxyde, formant un chemin conducteur. La tension de seuil (Vt) pour un pMOSFET est généralement négative, allant d'environ -0,3 V à -0,7 V selon la technologie de procédé et la conception du dispositif.

Pourquoi les pMOSFET sont importants en CMOS

Les circuits CMOS utilisent les pMOSFET comme réseau de tirage vers le haut (pull-up) et les nMOSFET comme réseau de tirage vers le bas (pull-down). Cette conception à double transistor ne consomme presque pas de puissance statique, car un dispositif est toujours éteint. Un pMOSFET tire la sortie vers le haut si nécessaire; un nMOSFET la tire vers le bas. Cet arrangement complémentaire est la raison pour laquelle la mise à l'échelle de la tension d'alimentation et l'efficacité énergétique ont guidé la technologie des semi-conducteurs pendant des décennies.

Des compromis pratiques découlent de la physique: les pMOSFET ont une mobilité des porteurs plus faible (la mobilité des trous dans le silicium est environ la moitié de la mobilité des électrons) que les nMOSFET, ils conduisent donc moins de courant pour la même longueur de grille et la même épaisseur d'oxyde. Pour maintenir une vitesse de commutation équilibrée dans une porte CMOS, les pMOSFET sont généralement fabriqués 2 à 3 fois plus larges que leurs paires nMOSFET, consommant ainsi une surface de puce et une capacité supplémentaires.

Dans les nœuds de processus modernes (en dessous de 28 nm), les pMOSFET sont confrontés à des défis supplémentaires: l'ingénierie de la contrainte, qui augmente la vitesse des nMOSFET, offre des gains plus faibles pour les pMOSFET; le courant de fuite devient plus difficile à contrôler; et l'épaisseur de l'oxyde de grille doit être réduite pour maintenir la contrôlabilité, poussant les dispositifs plus près des limites de l'effet tunnel quantique. Les concepteurs compensent par de multiples variantes de Vt, l'ajustement de la tension de seuil, et parfois différentes orientations de canal ou structures de nageoires dans les conceptions FinFET et GAA.