skew

Dans les circuits numériques synchrones, chaque composant s'appuie sur un signal d'horloge partagé pour coordonner ses opérations. La gigue se produit lorsque ce signal met des temps différents pour atteindre différentes parties du système, ce qui fait que les composants reçoivent l'impulsion d'horloge à des moments légèrement différents. Même des retards mesurés en nanosecondes peuvent corrompre les données ou provoquer des erreurs logiques s'ils poussent l'heure d'arrivée de l'horloge au-delà des fenêtres de temps de "setup" ou de "hold" requises par les verrous et les bascules.

Les causes profondes sont physiques. Les signaux d'horloge voyagent à travers les fils et les portes logiques à une vitesse finie, généralement environ 0,6 fois la vitesse de la lumière dans le cuivre. Une ligne d'horloge acheminée vers un registre éloigné sur une grande puce arrivera plus tard qu'une autre atteignant un registre proche. Les gradients de température, les variations de tension et les largeurs de fil inégales créent des retards supplémentaires. Sur les cartes de circuits imprimés, les longueurs de trace sont importantes: une ligne d'horloge qui doit atteindre cinquante composants ne peut pas avoir la même longueur pour tous sans une compensation délibérée.

Variantes et limites

La gigue se divise en deux catégories pratiques. La gigue intra-puce affecte différents emplacements sur une seule puce de silicium, résultant de variations de résistance et de capacité des fils à travers la puce. La gigue inter-cartes est l'étalement du délai lorsque les signaux d'horloge sont distribués sur plusieurs cartes de circuits imprimés via des connecteurs et des câbles. Les processeurs modernes gérant des fréquences gigahertz doivent contrôler la gigue à quelques dizaines de picosecondes près, sinon les violations de synchronisation deviennent inévitables.

Les concepteurs combattent la gigue par une compensation délibérée. Les arbres d'horloge sont acheminés avec des longueurs et des largeurs de chemin correspondantes afin que tous les points d'extrémité subissent un délai de propagation similaire. Les tampons intermédiaires sont dimensionnés et placés pour égaliser les temps d'arrivée. Les boucles à verrouillage de phase peuvent générer plusieurs phases d'horloge à différents points du système. Les cartes haute vitesse emploient parfois une distribution d'horloge active avec des amplificateurs et des répéteurs réglés pour fournir des fronts synchronisés.

La conséquence pratique est que la gigue limite la densité de logique synchrone que vous pouvez intégrer et la vitesse à laquelle vous pouvez l'exécuter. Un système avec 2 nanosecondes de gigue ne peut pas être cadencé à une fréquence où la période d'horloge est beaucoup plus courte que 10 nanosecondes, car les temps de "setup" et de "hold" consomment la marge restante. Cette relation souligne la nécessité d'une conception physique, d'une simulation et d'une mesure minutieuses avant que le silicium ne soit engagé ou que les cartes ne soient fabriquées à grande échelle.