sumador-restador

Un sumador-restador es un único circuito de lógica digital que realiza tanto la suma como la resta de números binarios bajo el control de una señal de modo. El mismo hardware ejecuta cualquiera de las dos operaciones sin reconfiguración, alternando entre ellas mediante una entrada de control que típicamente selecciona si el circuito suma o resta en cada ciclo de reloj o paso combinacional.

El circuito aprovecha la representación en complemento a dos de los números negativos. Para restar B de A, el sumador-restador invierte todos los bits de B (formando el complemento a uno) y suma 1, luego realiza la suma binaria estándar con A. Una línea de control habilita esta inversión y la operación de acarreo de entrada; cuando el bit de modo es 0, el circuito suma directamente; cuando se establece en 1, invierte B y fuerza un acarreo inicial, calculando efectivamente A menos B. Este enfoque unificado elimina la necesidad de bloques de sumador y restador separados.

La implementación típicamente utiliza una cadena de sumadores completos, donde las puertas XOR en cada etapa de bit invierten condicionalmente la entrada B basándose en el control de modo. La primera XOR también recibe la señal de control como acarreo de entrada. Un sumador-restador de N bits requiere N sumadores completos, N puertas XOR y una lógica adicional mínima, lo que lo hace más económico que duplicar las unidades aritméticas. El retardo de propagación aumenta con el ancho de bits porque los acarreos se propagan a través de cada etapa.

Los sumadores-restadores aparecen en las unidades aritmético-lógicas (ALU) de los procesadores, microcontroladores y tuberías de procesamiento de señales donde se necesitan ambas operaciones. Son fundamentales para cualquier sistema que realice aritmética con signo. Los diseños modernos a menudo encadenan variantes de sumadores más rápidas, como las estructuras de acarreo anticipado (carry-lookahead) o Kogge-Stone, para reducir el retardo y el consumo de energía en rutas de datos más anchas.

Una limitación común es el tiempo de propagación del acarreo en los diseños de acarreo por propagación (ripple-carry), que se vuelve crítico por encima de 16 o 32 bits. También se requiere la detección de desbordamiento cuando se trabaja con enteros de ancho fijo; el circuito debe indicar cuando los resultados exceden el rango representable. Estas restricciones impulsan la elección entre implementaciones simples de acarreo por propagación y topologías de sumadores más complejas pero más rápidas, como las de acarreo por salto (carry-skip) o prefijo, en los diseños de producción.