ECL

La lógica acoplada por emisor (ECL) es una familia de circuitos digitales construida con transistores de unión bipolar configurados en una topología de par diferencial. En lugar de encender y apagar completamente los transistores como TTL o CMOS, los transistores ECL operan en una región lineal donde siempre están conduciendo. La corriente fluye de un transistor a otro en el par, y la salida se toma de los emisores. Este diseño produce transiciones de señal notablemente rápidas, típicamente de 1 a 2 nanosegundos, lo que convierte a ECL en la familia lógica de propósito general más rápida jamás fabricada.

La velocidad proviene de una ventaja fundamental: debido a que los transistores nunca se saturan, no hay retardo de almacenamiento de carga que superar al cambiar de estado. La penalización es un alto consumo de energía, típicamente de 25 a 50 milivatios por puerta, y márgenes de voltaje ajustados. ECL opera con rieles de suministro negativos (típicamente menos 5.2 voltios) con tierra como el otro riel. Las oscilaciones de voltaje de salida son pequeñas, alrededor de 800 milivoltios, lo que mantiene los márgenes de ruido ajustados y exige un diseño de placa y una terminación cuidadosos.

Cuando ECL dominó y dónde sobrevive

ECL alcanzó su punto máximo en las décadas de 1980 y principios de 1990 en computadoras de alto rendimiento, especialmente supercomputadoras, mainframes y sistemas militares donde la velocidad bruta justificaba las facturas de energía y el espacio en la placa. Motorola y Fairchild suministraron las principales familias. A medida que la tecnología CMOS se redujo y las velocidades de reloj aumentaron, la brecha se redujo. Hoy en día, ECL está en gran parte obsoleta en nuevos diseños, desplazada por familias CMOS que ahora funcionan a velocidades de gigahercios mientras consumen menos energía. Sin embargo, los circuitos ECL permanecen en servicio en equipos heredados y en aplicaciones de nicho como comparadores analógicos de velocidad extrema o sistemas especializados de RF y microondas donde la estructura diferencial y la velocidad aún ofrecen ventajas.

Las principales variantes fueron la ECL estándar (MECL), con retardos de propagación de alrededor de 2 nanosegundos, y la ECL III, que se acercaba a 1 nanosegundo. Algunos fabricantes ofrecieron variantes de menor potencia. Debido a su naturaleza diferencial, ECL se basa en una filosofía de diseño diferente a la lógica de un solo extremo; la mezcla de ECL con TTL o CMOS requiere circuitos de traducción de nivel y una cuidadosa adaptación de impedancia en las placas de circuito impreso para preservar la ventaja de velocidad y evitar reflexiones en las líneas de transmisión.