HBM

La memoria de alto ancho de banda (HBM) es una pila vertical de chips DRAM unidos con interconexiones a través de silicio (TSV), una tecnología que permite que los datos se muevan entre capas a velocidades mucho mayores de lo que permiten los chips convencionales uno al lado del otro. Una sola pila HBM normalmente contiene 8 capas de chips de memoria, cada una de 1.5 mm de espesor, apiladas a una altura total de alrededor de 12 mm. El rendimiento de una sola pila HBM en las generaciones actuales alcanza los 460 gigabytes por segundo o más, en comparación con quizás 50 a 100 GB/s para las configuraciones de memoria tradicionales utilizadas en las CPU de propósito general.

La ventaja principal no es la capacidad, sino la velocidad y la eficiencia energética. Los procesadores gráficos, los aceleradores de IA y los chips de computación de alto rendimiento necesitan mover enormes cantidades de datos por ciclo de reloj. Una sola GPU puede emparejarse con múltiples pilas HBM: la H100 de NVIDIA utiliza hasta 141 GB/s por pila, con el ancho de banda distribuido en varias pilas en paralelo. Esta arquitectura resuelve el cuello de botella de la memoria que, de otro modo, limitaría la cantidad de trabajo computacional que un procesador puede realizar antes de quedarse sin datos esperando su llegada.

Por qué importa la pila vertical

Cada capa se conecta a sus vecinas a través de miles de pequeños orificios conductores perforados a través del propio silicio. Esta ruta vertical es órdenes de magnitud más corta que las trazas horizontales en una placa de circuito, lo que significa menor latencia, menor degradación de la señal y un mejor uso de la energía por bit movido. La desventaja es la complejidad de fabricación: unir los chips con precisión a nivel de micras, gestionar la disipación de calor a través de una pila alta y probar los defectos en cada capa antes de que se complete el ensamblaje.

La adopción de HBM comenzó en mercados especializados: tarjetas gráficas de gama alta en 2015, y desde entonces se ha expandido a GPU de centros de datos, aceleradores de servidores y algunas CPU de próxima generación. El estándar es mantenido por JEDEC, con variantes HBM2, HBM2e y HBM3 lanzadas a intervalos. Cada generación duplica aproximadamente el ancho de banda y la capacidad por pila, al tiempo que gestiona las limitaciones térmicas que conlleva apilar más transistores en el mismo espacio.

El costo y el rendimiento siguen siendo barreras para una adopción más amplia. La HBM es más cara de fabricar que la memoria convencional y no puede tolerar las tasas de defectos que las fábricas de DRAM han aprendido a sortear. Para equipos de consumo o aplicaciones sensibles al costo, los buses de memoria convencionales aún dominan. Pero donde la potencia de cálculo bruta por vatio importa más que la lista de materiales, la HBM se ha convertido en una infraestructura esencial.