diseño

En la fabricación de semiconductores, un layout es la representación geométrica de un circuito integrado traducida al silicio. Especifica la posición, el tamaño y la interconexión precisos de cada transistor, resistor, capacitor y traza metálica que se grabará o depositará en una oblea. El layout no es el diagrama esquemático, que muestra cómo se conectan lógicamente los componentes; más bien, es el plano físico real que las herramientas de fotolitografía utilizarán para modelar el chip. El layout de una compuerta lógica simple podría ocupar de 10 a 100 micrómetros cuadrados, mientras que el layout de un procesador moderno cubre cientos de milímetros cuadrados y contiene miles de millones de transistores.

Los layouts se crean en herramientas de diseño especializadas como Magic, Cadence Virtuoso o Mentor Graphics Xpedition, utilizando un proceso llamado diseño físico. Los diseñadores trabajan en capas, cada una correspondiente a una máscara utilizada en fotolitografía: polisilicio para estructuras de compuerta, difusión para regiones semiconductoras activas, capas metálicas para enrutar señales, vías para conexiones entre capas, y así sucesivamente. Las reglas de diseño especifican el ancho mínimo de las características, el espaciado entre elementos y las tolerancias de alineación para cada nodo tecnológico, generalmente medido en nanómetros. Un nodo de proceso de 5 nanómetros impone reglas que eran inimaginables hace una década, lo que hace que el trabajo de layout esté cada vez más automatizado mediante algoritmos de "place-and-route" y aprendizaje automático.

Del esquemático al silicio

La traducción del esquemático al layout es donde la ingeniería se encuentra con la realidad de la fabricación. Un esquemático puede mostrar componentes ideales, pero el layout debe tener en cuenta la resistencia, capacitancia e inductancia parásitas en cada traza y conexión. Un cable metálico de 100 micrómetros de largo y 1 micrómetro de ancho tiene una resistencia medible; las líneas de distribución de reloj deben coincidir cuidadosamente en longitud para evitar el "skew"; los rieles de alimentación y tierra deben ser lo suficientemente anchos para manejar la densidad de corriente sin calentamiento o electromigración. Estos efectos físicos son invisibles en un esquemático pero críticos en el silicio.

Los layouts deben pasar verificaciones de reglas de diseño (DRC) para asegurar que sean fabricables, y verificaciones de layout versus esquemático (LVS) para confirmar que el diseño físico coincide con la lógica del circuito prevista. El análisis de temporización verifica que las señales se propaguen a través de la geometría real de metal y silicio lo suficientemente rápido como para cumplir con las especificaciones de rendimiento. En circuitos analógicos y de señal mixta, el layout se vuelve casi tan difícil como el diseño del circuito en sí, porque variaciones sutiles en la colocación o el enrutamiento de los dispositivos pueden degradar el rendimiento en cantidades inesperadas.

El término se origina en el layout físico de componentes discretos en una placa de circuito impreso, una práctica que precedió a los circuitos integrados. En la década de 1970, a medida que los circuitos se trasladaron al silicio, el término se extendió naturalmente a la especificación geométrica de los elementos en un chip. Hoy en día, el layout es tan integral para el diseño de semiconductores que a menudo se le llama la cuarta dimensión después del voltaje, la corriente y la frecuencia, porque determina directamente la rapidez con la que un circuito puede operar y cuánta energía consumirá.