temps de descente

Le temps de descente est l'intervalle requis pour qu'une impulsion de tension ou de courant diminue d'un niveau élevé à un niveau bas. En électronique numérique et analogique, il mesure la vitesse à laquelle une sortie effectue une transition descendante. La définition standard utilise les points à 90 % et 10 % de l'amplitude du signal, ce qui signifie que le temps de descente est mesuré à partir du moment où l'impulsion atteint 90 % de sa valeur de crête jusqu'à ce qu'elle tombe à 10 % de cette crête. Cette métrique affecte directement les performances du circuit, l'intégrité du signal et les marges de synchronisation dans les circuits logiques et les systèmes analogiques.

Le temps de descente dépend de l'impédance de sortie de l'étage de commande, de la charge capacitive et des caractéristiques de l'élément de commutation lui-même. Dans un circuit RC simple, le temps de descente est approximativement proportionnel au produit de la résistance et de la capacité. Le temps de descente d'un transistor est déterminé par la recombinaison des porteurs et l'élimination de la charge de la base ou de la région de grille. Dans les circuits intégrés, les fabricants spécifient le temps de descente dans des conditions de charge standard, généralement 50 picofarads ou un équivalent de fan-out défini. Le temps de descente réel sur le terrain varie avec la température, la tension d'alimentation et l'impédance de charge réelle.

Pourquoi le temps de descente est important dans les circuits réels

Des temps de descente excessivement lents dégradent la qualité du signal et réduisent la fréquence de fonctionnement maximale. En logique numérique, des temps de descente plus longs signifient des régions de transition plus longues où la tension de sortie se situe dans la région indéfinie entre les niveaux logiques, créant une dissipation de puissance statique dans les circuits complémentaires et des conditions de course potentielles. Dans les systèmes analogiques, des temps de descente lents limitent la bande passante et provoquent des artefacts de dépassement si le front descendant n'est pas propre. Inversement, des temps de descente extrêmement rapides génèrent du bruit électromagnétique et des oscillations dues aux effets de ligne de transmission et à l'inductance parasite, en particulier dans les connexions à grande vitesse ou à longue distance.

Le temps de descente est associé au temps de montée, la métrique de transition ascendante. Ensemble, ils définissent le slew rate d'un étage de sortie. Des temps de montée et de descente asymétriques sont courants dans les dispositifs réels : les sorties CMOS tombent souvent plus vite qu'elles ne montent parce que le réseau de tirage vers le bas est généralement plus petit que le réseau de tirage vers le haut. Les concepteurs sélectionnent des tampons de sortie ou ajoutent des résistances de tirage vers le bas explicites pour contrôler le temps de descente lorsque le temps de descente naturel est trop lent pour l'application.

Dans la conception numérique à grande vitesse, le temps de descente fixe une limite inférieure au délai de propagation et doit être pris en compte dans les calculs de temps de setup et de hold. En électronique de puissance et dans les alimentations à découpage, le temps de descente d'un signal de commande de grille affecte les pertes de commutation et la commutation de courant entre les dispositifs. La mesure du temps de descente nécessite des oscilloscopes à bande passante limitée avec un temps de montée bien inférieur à un dixième du signal mesuré, sinon l'instrument lui-même déforme la lecture.