QDR

Le "Quad Data Rate", ou QDR, est une architecture de mémoire ou de signalisation qui transfère des données quatre fois par cycle d'horloge au lieu d'une seule fois. Contrairement aux conceptions standard à "Single Data Rate" (SDR), qui capturent les données sur le front montant de l'horloge, les schémas QDR exploitent les deux fronts et les points de synchronisation intermédiaires au sein d'un même cycle pour faire passer quatre transferts complets par le même chemin de signal. Cela multiplie par quatre la bande passante théorique sans augmenter la fréquence d'horloge elle-même.

La mémoire QDR est devenue commercialement importante au début des années 2000 comme alternative SRAM haute vitesse. Une puce SRAM QDR utilise généralement quatre banques internes et une logique de synchronisation sophistiquée pour entrelacer les données de différentes banques de sorte qu'un transfert se termine tous les quarts de cycle. L'architecture exige un contrôle strict du "skew" et une disposition soignée du PCB pour éviter les problèmes d'intégrité du signal; les marges de synchronisation diminuent à mesure que le débit de données augmente, et la diaphonie entre les lignes de signal devient plus difficile à gérer. Les vitesses de fonctionnement courantes pour la SRAM QDR variaient de 500 MHz à 1,5 GHz, offrant des débits de données effectifs de 2 à 6 gigaoctets par seconde sur une seule interface de 36 ou 72 bits de large.

Variantes et contexte plus large

Les améliorations ultérieures ont inclus les normes QDR II et QDR IV, le QDR IV prenant en charge des fréquences d'horloge encore plus élevées et des variations de tension plus faibles. À mesure que les familles de DRAM DDR et QDR ont mûri, la SRAM QDR pure est tombée en désuétude pour l'informatique générale, mais est restée ancrée dans les équipements de réseau, de commutation et de traitement d'images où la bande passante mémoire en rafale et la latence ultra-faible l'emportaient sur le coût. Les tampons de paquets modernes et les recherches à débit de ligne dans les ASIC réseau reposent souvent encore sur des macrocellules SRAM double port de style QDR intégrées.

Le nom "quad" fait référence aux quatre transferts par cycle, et non à quatre canaux parallèles ou à un entrelacement à quatre voies au sens traditionnel. Il est parfois confondu avec les interfaces QDR utilisées dans d'autres contextes, comme certaines liaisons de caméras industrielles et bus de capteurs haute vitesse, qui utilisent le terme de manière plus lâche pour signifier "échantillonnage à quatre fronts" ou simplement "quatre fois plus rapide que le débit de référence". Vérifiez toujours la fiche technique; la terminologie en électronique n'est pas toujours cohérente entre les fournisseurs.

La technologie QDR représente un compromis : vous gagnez en bande passante et réduisez le nombre de broches par gigaoctet par seconde de débit, mais vous sacrifiez l'efficacité énergétique, la dissipation thermique et la complexité de conception. Les quatre phases de données doivent être générées, acheminées et échantillonnées avec une précision de l'ordre de la picoseconde. Pour cette raison, les circuits QDR restent des composants spécialisés, rarement trouvés en dehors des appareils haute performance où le coût et la charge de conception sont justifiés par le gain de performance.