CPLD

Un CPLD es un dispositivo semiconductor que se sitúa entre los chips lógicos de función fija y los arreglos de compuertas programables en campo (FPGA) completos en cuanto a complejidad y densidad. Contiene de docenas a unos pocos cientos de bloques lógicos configurables, cada uno capaz de realizar operaciones booleanas, además de una matriz de interconexión programable que enruta las señales entre ellos. Todo el dispositivo es reconfigurable en campo sin desoldar, lo que lo hace útil para la creación de prototipos y para manejar revisiones de diseño en equipos de producción donde el tiempo de inactividad es costoso.

A diferencia de un microcontrolador, un CPLD ejecuta operaciones lógicas en paralelo en todo su arreglo, no secuencialmente a través de instrucciones. Un CPLD típico podría contener de 32 a 256 macroceldas, cada una con una tabla de búsqueda (LUT) y un flip-flop para salida registrada. Las familias comunes incluyen las series Xilinx CoolRunner y Altera MAX V. La configuración se almacena en memoria no volátil, por lo que el dispositivo implementa la misma lógica inmediatamente al encenderse sin necesidad de una secuencia de arranque externa.

Los CPLD difieren de los FPGA en la previsibilidad de los tiempos y la eficiencia de los recursos. Debido a que la estructura de enrutamiento de un CPLD está predeterminada y es más simple, los retrasos de propagación entre los bloques lógicos son fijos y cortos, típicamente en el rango de 5 a 15 nanosegundos. Este determinismo es importante en el control en tiempo real: un clasificador de cinta transportadora o un controlador de motor necesita tiempos de respuesta garantizados, no promedios estadísticos. Un FPGA ofrece mayor densidad pero tiempos menos predecibles y un mayor consumo de corriente en reposo.

La programación se realiza utilizando lenguajes de descripción de hardware como VHDL o Verilog, compilados en bitstreams de configuración. Estos se cargan en el dispositivo a través de conectores JTAG (joint test action group), una interfaz estándar de cuatro hilos que se encuentra en casi toda la electrónica industrial. Una vez programado, el CPLD no requiere memoria externa ni procesador para mantener su estado lógico.

Los modos de falla comunes incluyen la corrupción de la configuración por ruido eléctrico (mitigado mediante la adición de resistencias en serie y condensadores de desacoplamiento en los pines de alimentación) y la pérdida de datos de configuración si las celdas no volátiles se degradan, lo cual es raro pero más probable en entornos químicos o de radiación hostiles. Los CPLD se prefieren en equipos de fabricación donde los cambios lógicos deben ser rápidos y frecuentes, pero las demandas de densidad son modestas: los circuitos de interfaz de sensores, los controladores de motores paso a paso, los traductores de protocolo y los enclavamientos de seguridad los utilizan ampliamente.