DPLL

Un bucle de enganche de fase digital (DPLL) es un sistema electrónico de retroalimentación que fuerza a una señal de reloj u oscilador a engancharse a la frecuencia y fase de una entrada de referencia. A diferencia de su primo analógico, el PLL, que utiliza niveles de voltaje continuos para ajustar la frecuencia del oscilador, un DPLL realiza toda la detección de fase, comparación y control de frecuencia utilizando muestras digitales discretas y aritmética. El oscilador de salida sigue generando una señal continua, pero el bucle en sí opera mediante mediciones y cálculos periódicos en lugar de mediante filtrado analógico.

La operación central es cíclica: se muestrea la diferencia de fase entre la referencia entrante y la señal generada internamente, se calcula un término de error, se actualiza un oscilador controlado numéricamente (NCO) y se repite. El NCO es un contador o acumulador cuya tasa de desbordamiento establece la frecuencia de salida. Al ajustar el valor de incremento del acumulador basándose en el error de fase medido, el DPLL dirige la salida para que coincida con la entrada. El muestreo ocurre a intervalos discretos, típicamente relacionados con un reloj del sistema o con la propia referencia.

Aplicaciones comunes y variantes

Los DPLL aparecen en circuitos de recuperación de reloj para flujos de datos, sintetizadores de frecuencia, referencias de temporización en telecomunicaciones y sincronización en procesadores de señales digitales. En receptores Ethernet y USB, un DPLL extrae un reloj de las transiciones de datos entrantes sin una línea de reloj separada. Las variantes incluyen diseños de bucle de segundo orden y de orden superior (que controlan no solo la frecuencia sino también su tasa de cambio) y variantes totalmente digitales donde incluso el oscilador de salida se sintetiza a partir de un reloj de referencia más rápido en lugar de ser un verdadero circuito analógico.

Las compensaciones de diseño incluyen el ancho de banda del bucle (respuesta rápida versus rechazo de ruido), el rango de enganche (qué tan desviada de la frecuencia puede estar la entrada y aún así lograr el enganche) y el jitter (oscilación de fase residual). La ganancia del bucle, los coeficientes proporcional e integrador, y la resolución del NCO determinan el rendimiento. Un DPLL con un ancho de banda demasiado amplio puede amplificar el ruido; si es demasiado estrecho, se vuelve lento para seguir los pasos o la deriva de la frecuencia.

El término ganó popularidad en la década de 1960 a medida que los circuitos integrados digitales hicieron práctica la retroalimentación basada en aritmética. Hoy en día, el DPLL es un elemento primitivo estándar en sistemas de señal mixta y definidos por software, a menudo implementado en la estructura de FPGA o en el firmware de procesadores de señales digitales, donde los PLL completamente analógicos son imprácticos o innecesarios. La simplicidad matemática hace que los DPLL sean portátiles entre tecnologías de silicio y depurables mediante simulación.