sumador completo

Un sumador completo es un circuito de lógica digital que suma tres entradas binarias de un solo bit y produce una salida de dos bits. Las tres entradas se etiquetan típicamente como A, B y Cin (acarreo de entrada). Las dos salidas son el bit de suma (S) y el bit de acarreo de salida (Cout). En los sistemas de control industrial, los procesadores y las unidades aritméticas, los sumadores completos forman los bloques de construcción de circuitos de suma más grandes que manejan números de múltiples bits.

El circuito emite un bit de suma que es igual a 1 cuando un número impar de las tres entradas es 1, y un acarreo de salida que es igual a 1 cuando dos o más entradas son 1. Este comportamiento proviene de la lógica booleana subyacente: la suma es la XOR de las tres entradas, mientras que el acarreo se produce por votación mayoritaria. Un sumador completo difiere de un semisumador, que acepta solo dos entradas y no produce capacidad de acarreo de entrada, lo que lo hace útil solo para la posición del bit menos significativo en un cálculo.

Implementación y variantes

Los sumadores completos se construyen utilizando puertas básicas: puertas AND, OR y XOR en varias configuraciones. Una implementación típica requiere cinco puertas y maneja la suma a la velocidad de propagación de esas puertas, típicamente varios nanosegundos. El circuito se puede implementar en TTL (lógica transistor-transistor), CMOS o como parte de un circuito integrado más grande. Cuando la velocidad importa, los sumadores de acarreo por propagación conectan sumadores completos en serie, pero el acarreo debe propagarse a través de cada etapa, lo que se vuelve lento para números grandes. Los esquemas de acarreo anticipado evitan este retraso calculando los acarreos en paralelo.

En sistemas prácticos, los sumadores completos rara vez funcionan solos. Un sumador de 4 bits conecta en cascada cuatro sumadores completos para sumar dos números de 4 bits. Los procesadores utilizan matrices de sumadores para unidades lógicas aritméticas. Las CPU modernas integran la lógica del sumador a nivel de instrucción, pero el sumador completo sigue siendo la unidad conceptual y a menudo física de suma a nivel de transistor. La verificación de las tablas de verdad del sumador completo constituye un ejercicio estándar en los cursos de diseño digital porque la corrección aquí se propaga a través de cada operación aritmética que realiza la máquina.

Las fallas en los sumadores completos suelen aparecer como bits atascados en la cadena de acarreo o como violaciones de tiempo cuando las entradas cambian más rápido de lo que el circuito puede estabilizarse. Las pruebas requieren verificar las ocho combinaciones de entrada y asegurar que ambas salidas respondan correctamente. El término 'completo' se ha mantenido porque contrasta claramente con el semisumador y porque representa un bloque de construcción de suma de un solo dígito completo y de propósito general que acepta todas las entradas necesarias.