activado por nivel

Un circuito activado por nivel responde a los cambios de entrada siempre que su señal de reloj permanece en un estado de alto voltaje. A diferencia de los diseños activados por flanco que capturan datos solo en el momento de un flanco de reloj ascendente o descendente, la lógica activada por nivel es transparente durante toda la duración en que el reloj está en alto. Esto significa que la salida sigue los cambios de entrada en tiempo real mientras el nivel del reloj lo permite, luego se engancha cuando el reloj cae a bajo.

La aplicación más común es el latch, donde un diseño activado por nivel utiliza un circuito de compuerta (generalmente compuertas NAND o NOR) para permitir el flujo de datos a través de una rama mientras el reloj está activado. En los latches octales 74LS373, por ejemplo, las salidas siguen las entradas siempre que las entradas de habilitación de salida y de reloj satisfagan la condición de alto. En el momento en que el reloj cae, los datos se congelan hasta que el siguiente pulso de reloj vuelve a subir.

Ventajas y desventajas

Los diseños activados por nivel consumen menos energía que sus contrapartes activadas por flanco porque no requieren los circuitos de temporización de precisión necesarios para detectar los flancos del reloj. Los tiempos de configuración y retención son más fáciles de satisfacer, y el circuito puede tolerar transiciones de reloj más lentas sin búfer adicional. Sin embargo, la lógica activada por nivel es vulnerable a condiciones de carrera y problemas de metaestabilidad si las señales de entrada cambian mientras el reloj está en alto. Esta imprevisibilidad hace que los diseños activados por nivel sean problemáticos en sistemas síncronos donde los datos deben propagarse en sincronía a través de múltiples etapas.

Los sistemas digitales modernos prefieren los flip-flops activados por flanco por estas razones, pero los latches activados por nivel siguen siendo estándar en circuitos asíncronos, decodificadores de direcciones de memoria y aplicaciones de captura de pulsos donde la ventana transparente es una ventaja en lugar de una desventaja. La terminología refleja el comportamiento físico: la compuerta del circuito permanece abierta mientras el nivel del reloj está activado, contrastando fuertemente con los diseños activados por flanco que responden solo a la transición en sí.