matriz lógica programable

Un arreglo lógico programable (PLA) es un dispositivo semiconductor que implementa lógica combinacional enrutando señales eléctricas a través de una cuadrícula de conexiones fusionadas o programadas. A diferencia de un chip de lógica fija diseñado para una función específica, un PLA permite configurar sus rutas internas después de la fabricación para realizar las operaciones lógicas elegidas. La estructura básica consiste en un plano AND seguido de un plano OR, donde cada intersección puede habilitarse o deshabilitarse selectivamente para construir expresiones booleanas de suma de productos.

Los PLA suelen contener de 10 a 100 entradas y salidas, aunque existen variaciones. Cada línea de entrada se extiende por el plano AND, donde múltiples entradas pueden combinarse mediante compuertas AND. Las salidas de esas compuertas AND luego alimentan el plano OR, donde las salidas se forman al aplicar OR a los resultados AND seleccionados. La configuración ocurre durante la programación, que puede usar fusibles (programables una sola vez), antifusibles, transistores de puerta flotante o celdas SRAM, según el tipo de dispositivo. Los primeros PLA de las décadas de 1970 y 1980 utilizaban tecnología de fusibles bipolares y requerían equipos de programación especializados; las variantes modernas a menudo utilizan enfoques basados en SRAM o flash.

La compensación de un PLA frente a un microprocesador genérico o un arreglo de compuertas programables en campo (FPGA) refleja su alcance más limitado. Un PLA sobresale en lógica combinacional pura sin estado secuencial, lo que lo hace ligero y determinista. Consume menos energía que un dispositivo programable completo y no requiere señal de reloj. Sin embargo, no puede implementar circuitos secuenciales, memoria o aritmética compleja sin componentes externos. Esto hace que los PLA sean adecuados para redes decodificadoras, traducción de direcciones, codificación de estado y generación de señales de control en aplicaciones industriales de rango medio.

Uso práctico y limitaciones

En la práctica, los PLA son más útiles cuando se tiene un conjunto fijo de entradas que se asignan a un conjunto fijo de salidas, sin necesidad de retroalimentación o memoria de estado. Un ejemplo clásico es la conversión de una dirección codificada en binario en señales de selección de chip, o la implementación de codificación de prioridad para el manejo de interrupciones. Se integran directamente en placas más grandes sin chips lógicos adicionales, lo que reduce el número de componentes y el consumo de energía. Sin embargo, si su lógica se vuelve lo suficientemente compleja como para agotar la capacidad del plano AND, debe conectar en cascada múltiples PLA o cambiar a un FPGA, que es más flexible pero más grande y más lento de implementar.

El término "arreglo" refleja la estructura de cuadrícula de las celdas programables; "arreglo lógico" lo distingue de los arreglos de memoria. El uso moderno de los PLA ha disminuido a medida que los FPGA se han vuelto más baratos y accesibles, aunque los PLA permanecen incrustados en algunos microcontroladores y circuitos integrados de aplicación específica (ASIC) para la síntesis de lógica de bajo costo. Al seleccionar entre un PLA, PAL (lógica de arreglo programable, que tiene un plano OR fijo) y FPGA, considere la profundidad de su lógica, el presupuesto de energía y si el comportamiento secuencial es importante.