ADPLL

Une boucle à verrouillage de phase entièrement numérique est un circuit qui utilise uniquement la logique numérique pour synchroniser un signal de sortie avec un signal de référence d'entrée. Contrairement à une PLL analogique traditionnelle, qui repose sur une tension et un courant continus pour piloter un oscillateur commandé en tension, une ADPLL met en œuvre la détection de phase, le filtrage de boucle et le réglage de l'oscillateur entièrement dans le domaine numérique, généralement à l'aide d'un oscillateur numérique et d'une arithmétique à temps discret.

La fonction principale reste constante pour les conceptions analogiques et numériques : détecter la différence de phase entre une horloge de référence entrante et un signal de rétroaction dérivé d'un oscillateur de sortie, puis ajuster la fréquence de l'oscillateur pour minimiser cette erreur de phase. Dans une ADPLL, cette comparaison et cette correction se produisent à des intervalles d'horloge discrets. Le détecteur de phase produit des sorties numériques qui alimentent un filtre numérique, lequel calcule des mots de commande qui ajustent le réglage d'un oscillateur commandé numériquement (DCO). Un diviseur de fréquence renvoie généralement la sortie du DCO au détecteur de phase pour compléter la boucle.

Les ADPLL excellent dans les processus de semi-conducteurs modernes car elles ne nécessitent pas de composants analogiques de précision, pas de paires de transistors appariées et pas de réseaux de polarisation délicats. Elles s'intègrent proprement dans les systèmes numériques sur une seule puce, tolèrent mieux les variations de processus que les PLL analogiques et peuvent être reprogrammées par logiciel. Le temps de verrouillage, la plage de fréquences et la bande passante de la boucle sont tous définis par des mots de commande numériques et des coefficients de filtre plutôt que par des résistances et des condensateurs.

Contraintes pratiques et compromis

La nature à temps discret d'une ADPLL introduit une erreur de quantification dans la sortie du détecteur de phase et dans le contrôle de fréquence du DCO, fixant un seuil de gigue en régime permanent que les PLL analogiques peuvent parfois dépasser. Le taux d'échantillonnage de la boucle (déterminé par l'horloge de référence ou une horloge interne plus rapide) limite la vitesse de réponse de la boucle et doit être choisi pour éviter le repliement de spectre. L'analyse de stabilité nécessite des méthodes de transformation en z plutôt qu'une analyse dans le plan s, et la conception de la boucle doit tenir compte des longueurs de mots finies des compteurs et des accumulateurs.

Les ADPLL sont désormais standard dans les synthétiseurs de fréquence, les circuits de récupération d'horloge dans les liaisons série et les récepteurs radio définis par logiciel. Elles apparaissent dans les circuits d'interface USB, les émetteurs-récepteurs Ethernet et les puces d'émetteurs-récepteurs cellulaires où la plage de verrouillage, le temps de verrouillage et l'agilité de fréquence l'emportent sur le besoin du bruit de phase le plus faible. Les conceptions hybrides qui associent un filtre numérique à un DCO analogique restent courantes lorsque les performances de bruit sont critiques et que l'économie du nœud de processus permet la surcharge de signaux mixtes.