parasitario

Un parásito es una propiedad o componente eléctrico presente en un circuito real pero ausente en su diagrama esquemático. Surge de la realidad física de los conductores, aislantes y la geometría; cuando se dibuja un cable como una línea simple, se ignora su resistencia, inductancia y capacitancia reales. Cuando se dibuja un transistor, se ignora la capacitancia entre sus terminales y el sustrato. Estas propiedades ignoradas a menudo importan enormemente a alta frecuencia, alta corriente o alta velocidad, donde degradan el rendimiento, introducen ruido, causan diafonía o desencadenan oscilaciones.

Las tres familias principales de parásitos son la resistencia, la inductancia y la capacitancia. La resistencia parásita aparece en las interconexiones, los hilos de unión y las estructuras de las vías; disipa energía y eleva el nivel de ruido. La inductancia parásita, medida en nanohenrios por milímetro de longitud de conductor, es el problema dominante en las fuentes de alimentación conmutadas y los circuitos digitales de alta velocidad; causa sobretensión, oscilaciones y interferencias electromagnéticas. La capacitancia parásita aparece entre dos conductores separados por un dieléctrico, incluidas las trazas adyacentes en una PCB, los terminales de un componente y las regiones de un chip de silicio. A baja frecuencia es invisible; a frecuencias de gigahercios acopla señales, carga la salida del amplificador y domina la impedancia.

Extracción y gestión

El diseño moderno de circuitos integrados incluye la extracción de parásitos, un paso computacional que simula la geometría real del diseño, calcula todos los elementos parásitos numéricamente y actualiza el modelo del circuito antes de la simulación. La netlist extraída incluye resistencias (de miliohmios a ohmios), inductancias (de picohenrios a nanohenrios) y capacitancias (de femtofaradios a picofaradios) conectadas a cada nodo. Sin la extracción, la simulación predice un comportamiento que el chip fabricado no exhibirá.

En el diseño a nivel de placa, la gestión de parásitos comienza con la pila de capas, el enrutamiento de las trazas y la ubicación de las vías. Una red de distribución de energía con una inductancia deficiente oscilará cuando la carga conmute; un par diferencial con espaciado y enrutamiento incontrolados acoplará diafonía a las señales vecinas. Las herramientas de medición, como los analizadores de redes vectoriales y la reflectometría en el dominio del tiempo, revelan los efectos parásitos en las placas ensambladas. Los diseñadores de alta velocidad simulan rutinariamente la respuesta de frecuencia de la interconexión, calculan la pérdida de inserción y modelan los efectos de los stub de las vías no terminadas.

El término parásito se toma de la biología: como un parásito, estos efectos no aparecen en el esquema idealizado, pero se alimentan de la energía y el ancho de banda del circuito, degradando su función prevista. Ignorar los efectos parásitos es una fuente común de fallas en diseños que funcionan en simulación pero fallan en el banco de pruebas.