Clock out

In digitalen Schaltungen bedeutet Clock Out, dass Daten aus einem Register, Schieberegister oder einer Ausgangsstufe bitweise übertragen werden, wobei jedes Bit mit einer steigenden oder fallenden Flanke des Taktsignals synchronisiert auf der Ausgangsleitung erscheint. Der Takt funktioniert wie ein Metronom und steuert genau, wann jedes neue Bit erscheint und wann die empfangende Schaltung es erfassen muss. Das ist fundamental für serielle Kommunikation: Sender und Empfänger bleiben synchronisiert, weil beide auf dieselben Taktkanten reagieren.

Das Schieberegister ist die klassische Hardware für diese Aufgabe. Daten werden parallel (alle Bits gleichzeitig) geladen und dann seriell, ein Bit pro Taktzyklus, ausgegeben. Jeder Taktimpuls verschiebt die Daten eine Position näher zum Ausgangspin. Bei einem typischen 8-Bit-Schieberegister dauert es acht Taktzyklen, um das Register vollständig zu leeren. Die Geschwindigkeit des Takts bestimmt direkt die Datenrate: Ein 1-MHz-Takt am Ausgang erzeugt einen 1-Mbit/s-Datenstrom.

Taktpolarität und Phase sind entscheidend. Manche Schaltungen geben Daten bei der steigenden Flanke (0-zu-1-Übergang) aus, andere nutzen die fallende Flanke (1-zu-0-Übergang). Die empfangende Schaltung muss so konfiguriert sein, dass sie die Leitung auf der gegenüberliegenden Flanke abtastet und damit stabile Daten liest, statt eine Flanke zu erwischen. Das ist besonders kritisch bei hochfrequenten Designs, bei denen Verzögerungszeiten erheblich sind im Vergleich zur Taktperiode. Versatz zwischen Taktsignalen bei Sender und Empfänger kann zu Violations von Setup- oder Hold-Zeit führen und die Daten beschädigen.

Bei Mikrocontroller-SPI (Serial Peripheral Interface) und I2C-Protokollen steuert das Taktsignal des Master-Geräts, wann alle Slaves ihre Daten ausgeben. Bei Parallel-zu-Seriell-Konvertern in Video-, LVDS- oder Netzwerk-Schnittstellen kann die Clock-Out-Funktion mit Raten von hunderten Megahertz arbeiten. Der Begriff gilt gleichermaßen für diskrete Logik, die eine einzelne Ausgangsleitung treibt, und für hochintegrierte Mixed-Signal-Chips mit vielen Kanälen.

Ausfälle beim Clock Out entstehen meist durch Timing-Violations: Wenn der Takt zu schnell für die Logik-Verzögerungen ist oder wenn Setup- und Hold-Zeiten verletzt werden, werden Bits beschädigt oder metastabil. Rauschen oder Jitter im Taktsignal kann dazu führen, dass der Empfänger ein Bit übersieht oder doppelt abtastet. In rauen industriellen Umgebungen werden Taktsignale oft als Differenzpaare (true und invertiert) geführt, um Gleichtakt-Rauschen zu unterdrücken. Der Name spiegelt die alte mechanische Uhr-Analogie wider: Eine Uhr, die den Arbeitstakt angibt, hier den Takt der Bitübertragung markierend.