Äquivalenzgatter
Englisch: equivalence gate
Logikgatter, das eine boolesche Äquivalenzoperation durchführt; ein XNOR-Gatter.
Äquivalenzgatter: XNOR-Logik, die ausgibt, wenn Eingaben übereinstimmen
Ein Äquivalenzgatter ist ein digitales Logikschaltwerk, das zwei binäre Eingaben vergleicht und einen einzigen Ausgang erzeugt. Der Ausgang ist hoch (1), wenn beide Eingaben identisch sind, und niedrig (0), wenn sie sich unterscheiden. Dies macht es zur logischen Umkehrung eines XOR-Gatters, weshalb es auch XNOR oder Exclusive NOR genannt wird.
Die Wahrheitstabelle für ein Äquivalenzgatter mit zwei Eingaben zeigt das Muster deutlich: Eingaben 0,0 ergeben Ausgang 1; Eingaben 0,1 ergeben 0; Eingaben 1,0 ergeben 0; Eingaben 1,1 ergeben Ausgang 1. In der Booleschen Algebra wird die Äquivalenzfunktion als A XNOR B oder manchmal A ≡ B geschrieben. Mehreingabe-Versionen existieren: ein Äquivalenzgatter mit drei Eingaben gibt 1 aus, nur wenn eine gerade Anzahl seiner Eingaben hoch ist, einschließlich null.
Ausführung und Varianten
Äquivalenzgatter werden aus grundlegenden Logikkomponenten aufgebaut: typischerweise zwei NOT-Gatter, zwei AND-Gatter und ein OR-Gatter. In integrierten Schaltkreisen werden XNOR-Gatter direkt auf Transistorebene implementiert, normalerweise mit CMOS-Technologie, bei der sie weniger Gatter benötigen als eine Konstruktion aus separaten XOR- und NOT-Funktionen. Standard-Logikfamilien wie 74LS, 74HC und 74AC enthalten dedizierte XNOR-Chips mit zwei, drei oder vier unabhängigen Gattern pro Baustein.
Das Äquivalenzgatter ist wesentlich in digitalen Systemen, die Übereinstimmung oder Parität erkennen müssen. Komparatoren verwenden Äquivalenzgatter, um zu überprüfen, ob entsprechende Bits in zwei Zahlen oder Datenwörtern gleich sind. Fehlererkennungsschaltungen setzen Arrays von Äquivalenzgattern ein, um zu verifizieren, dass übertragene Daten mit empfangenen Daten übereinstimmen. Parität-Prüfer und einige CRC-Implementierungen verlassen sich auf XNOR-Logik, um Übertragungsfehler zu identifizieren.
In Field-Programmable Gate Arrays (FPGAs) und speicherprogrammierbaren Steuerungen (SPSen) werden Äquivalenzgatter durch Lookup-Tabellen realisiert oder aus einfacheren Gattern konfiguriert. Die Laufzeitverzögerung durch ein Äquivalenzgatter beträgt in modernen CMOS-Prozessen typischerweise 5 bis 10 Nanosekunden, was es für Hochfrequenz-Signalverarbeitung und Echtzeit-Steuerung geeignet macht. Der Begriff Äquivalenz spiegelt die Boolesche Eigenschaft wider, die es implementiert: Der Ausgang ist wahr, wenn die logische Äquivalenz der beiden Eingaben zutrifft.