Floorplan

Ein Floorplan beim Integrated-Circuit-Design ist die physische Anordnung von Funktionsblöcken, Logic Cells, Speicherarrays, Stromverteilnetzen und Verbindungsleitungen auf einem Silizium-Die. Er übersetzt das logische Schaltschema in eine konkrete Geometrie, die Hersteller fertigen können. Bevor ein Transistor platziert oder eine Metallschicht gezeichnet wird, bestimmt der Floorplan, wie viel Fläche der Chip verbraucht, wie Signale zwischen Blöcken wandern und ob die Konstruktion Zeit-, Leistungs- und Wärmebeschränkungen erfüllen kann.

Der Floorplan treibt mehrere nachgelagerte Entscheidungen an. Die Blockplatzierung beeinflusst die Leitungslänge: Ein großer Abstand zwischen Datenpfad und Speicher erhöht Kapazität und Signalverzögerung. Er bestimmt Wärmehotspots, indem hochperformante Logik in einer Region konzentriert wird, was zu lokaler Überhitzung und Zuverlässigsproblemen führen kann. Der Plan muss auch die Stromversorgung berücksichtigen; der Strom muss von der Kontaktfläche zu jedem Block fließen, ohne dass der Spannungsabfall zu groß wird. Daher sind Position und Größe der Versorgungsschienen physikalisch wichtig. I/O-Pads sitzen am Chipumfang, deshalb müssen Blöcke, die mit extern kommunizieren, passend positioniert werden, um Routenstaus zu minimieren.

Varianten und praktischer Workflow

Kleinere Chips können einen monolithischen Floorplan verwenden, bei dem alle Logik auf einer hierarchischen Ebene liegt. Große System-on-Chip nutzen hierarchisches Floorplanning: Ein Plan auf der obersten Ebene teilt den Die in Hauptregionen (CPU-Cluster, GPU-Cluster, Speichercontroller, Sicherheitssubsysteme), und jede Region bekommt ihren eigenen internen Floorplan. Diese Strategie hilft Teams, parallel zu arbeiten und isoliert die Auswirkungen lokaler Routenstaus.

Der Floorplan ist iterativ. Die Erstplatzierung wird oft von automatisierten Tools mit Kennzahlen wie Half-Perimeter-Wirelength oder Simulated Annealing vorgenommen, aber Designer verfeinern sie anhand von Timing-Reports, Power-Analysen und Fertigungsregeln. Ein Block kann breiter und kürzer gemacht werden, um die Leitungslänge zu einem kritischen Nachbarn zu verkürzen, oder gedreht werden, um sich den Stromschienen anzupassen. Wenn die Konstruktion zur detaillierten Routung kommt (Placement and Routing, oder P and R), wird der Floorplan fixiert; einen Block in diesem Stadium zu verschieben bedeutet, tausende geroutete Netze zu reißen.

Häufige Probleme stammen aus schlechtem Floorplanning. Zu kleine Blöcke erzwingen übermäßig dichte Platzierung von Zellen darin, was lokale Staus erhöht und Routung unmöglich macht. Zu große Blöcke verschwenden Die-Fläche und erhöhen die Kosten pro Chip. Blöcke zu isolieren, ohne sorgfältig auf Signalwege zu achten, erzeugt lange Verbindungsleitungen, die Timing-Anforderungen verletzen. Der Name selbst ist aus der Architektur entlehnt: So wie ein Gebäude-Grundriss zeigt, wo Räume sind, zeigt ein Chip-Floorplan, wo Funktionseinheiten auf dem Silizium-Grundstück angeordnet sind.