pMOSFET
Ein Metall-Oxid-Halbleiter-Feldeffekttransistor (MOSFET) mit p-dotiertem Kanal, der leitet, wenn eine Spannung unterhalb eines Schwellwerts an das Gate relativ zur Source angelegt wird. Er wird häufig in CMOS-Technologie zusammen mit nMOSFETs verwendet.
pMOSFET: der Positiv-Kanal-Schalter in jedem modernen Chip
Ein pMOSFET ist ein Feldeffekttransistor mit einem p-dotierten (positiven) Halbleiterkanal, typischerweise auf einem n-dotierten Substrat aufgebaut. Wenn du eine negative Spannung an sein Gate relativ zur Source anlegst, schaltet das Bauteil ein und erlaubt Stromfluss von Source zu Drain. Er ist das Gegenstück zum nMOSFET, und zusammen bilden sie die Grundlage der CMOS-Logik, der Standard-Technologie in Mikroprozessoren, Speichern und digitalen Schaltungen seit vier Jahrzehnten.
Der Name stammt von seinem dotierten Kanal: Ein p-Kanal wird durch Dotierung mit Akzeptor-Verunreinigungen wie Bor in einem Silizium-Substrat erzeugt. Wenn die Gate-Spannung ausreichend unter die Source-Spannung fällt, sammeln sich Löcher an der Oxide-Grenzfläche an und bilden einen leitfähigen Pfad. Die Schwellspannung (Vt) eines pMOSFET ist typischerweise negativ, liegt zwischen etwa -0,3 V und -0,7 V je nach Prozesstechnologie und Bauteilauslegung.
Warum pMOSFETs in CMOS wichtig sind
CMOS-Schaltungen verwenden pMOSFETs als Pull-up-Netzwerk und nMOSFETs als Pull-down-Netzwerk. Dieses Dual-Transistor-Design verbraucht fast keine statische Leistung, weil ein Bauteil immer aus ist. Ein pMOSFET zieht den Ausgang bei Bedarf hoch; ein nMOSFET zieht ihn runter. Diese komplementäre Anordnung ist der Grund, warum die Skalierung der Versorgungsspannung und Energieeffizienz die Halbleitertechnologie seit Jahrzehnten vorantreiben.
Praktische Kompromisse entstehen aus der Physik: pMOSFETs haben eine niedrigere Ladungsträger-Beweglichkeit (Lochmobilität in Silizium ist etwa halb so hoch wie Elektronenmobilität) als nMOSFETs, daher leiten sie weniger Strom bei gleicher Gate-Länge und Oxiddicke. Um eine ausgewogene Schaltgeschwindigkeit in einem CMOS-Gatter zu erreichen, werden pMOSFETs typischerweise 2- bis 3-mal breiter als ihre nMOSFET-Partner gemacht, was zusätzliche Chipfläche und Kapazität kostet.
Bei modernen Prozessknoten (unter 28 nm) sehen sich pMOSFETs zusätzlichen Herausforderungen gegenüber: Strain-Engineering, das nMOSFET-Geschwindigkeit steigert, bringt für pMOSFETs kleinere Gewinne; Leckstrom wird schwerer zu kontrollieren; und die Gate-Oxiddicke muss schrumpfen, um die Kontrollierbarkeit zu wahren, was Bauteile näher an Quanten-Tunneling-Grenzen treibt. Designer kompensieren dies durch mehrere Vt-Varianten, Schwellspannungs-Tuning und manchmal unterschiedliche Kanal-Orientierungen oder Fin-Strukturen in FinFET- und GAA-Designs.