positive Logik
Englisch: positive logic
Verwendung des höheren Spannungspegels zur Darstellung des Booleschen Wertes 1 und des niedrigeren Spannungspegels zur Darstellung des Booleschen Wertes 0, beispielsweise etwa 5V gleich logisch 1₂ und etwa 0V gleich 0₂.
Positive Logik: Hochspannung bedeutet wahr
Positive Logik ist eine Konvention, bei der das höhere von zwei Spannungspegeln ein boolesches 1 (wahr) darstellt und das niedrigere Niveau 0 (falsch). In TTL-Schaltungen, die mit 5 Volt arbeiten, wird ein Signal nahe 5V als 1 erkannt, während ein Signal nahe 0V als 0 erkannt wird. In modernen CMOS-Systemen mit 3,3V oder darunter gilt die gleiche Regel: Die Versorgungsspannung bedeutet 1, Masse bedeutet 0. Dies ist der dominierende Standard in der Digitalelektronik, weil er natürlicherweise mit der Funktionsweise von Transistorschaltern und der Stromversorgungsverteilung übereinstimmt.
Die Alternative ist negative Logik, bei der das niedrigere Spannungsniveau 1 darstellt und das höhere Spannungsniveau 0. Negative Logik taucht in einigen spezialisierten Anwendungen auf, besonders in älteren Schaltungen und dort, wo invertierte Signale praktischer sind. Aber die Industrie bevorzugt stark positive Logik, weil das Mischen von Konventionen in einem System zu Verwirrung führt und ausdrückliche Dokumentation erfordert. Wenn ein Ingenieur ohne weitere Präzisierung von Logikpegeln spricht, wird positive Logik vorausgesetzt.
Spannungstoleranzen und Störfestigkeit
Echte Schaltungen arbeiten nicht genau bei 0V und 5V. TTL-Chips definieren eine Logik 1 als jede Spannung über 2,4V und eine Logik 0 als jede Spannung unter 0,4V. Der Bereich zwischen 0,4V und 2,4V ist undefiniert und führt zu unberechenbarem Verhalten. Diese Grauzone existiert, weil Transistor-Ausgänge endliche Schaltgeschwindigkeit haben und Belastungseffekte während Übergängen Zwischenspannungen erzeugen. Der Abstand zwischen dem maximalen 0V-Pegel (0,4V) und dem minimalen 1V-Pegel (2,4V) ist die Störfestigkeitsmarge, ein Puffer, der dem Signal ermöglicht, Störungen zu tolerieren und dennoch korrekt erkannt zu werden. CMOS-Logik hat größere Margen und bessere Störfestigkeit als TTL.
Der Name "positive" Logik bezieht sich darauf, dass eine positivere Spannung (höheres Potential) den affirmativen Booleschen Wert kodiert. Dies unterscheidet sie sprachlich und funktional von negativer Logik, bei der die weniger positive Spannung diese Bedeutung hat. Der Begriff ist in Lehrbüchern und Datenblättern Standard, aber in alltäglichen Fachgesprächen sagen Ingenieure oft einfach "High bedeutet 1" oder beziehen sich auf den aktiven Pegel eines bestimmten Signals, ohne die formale Terminologie zu verwenden.
Beim Entwurf von Systemen, die unterschiedliche Logik-Familien verbinden oder mehrere Spannungsbereiche überbrücken, beeinflusst die Wahl von positiver oder negativer Logik die Signalinversion, Pullup- und Pulldown-Konfigurationen sowie das Verhalten von Open-Drain-Ausgängen. Die meisten modernen Entwurfsabläufe setzen durchgehend positive Logik ein, vereinfachen die Analyse und verringern die Gefahr subtiler Fehler. Die Missachtung dieser Konvention ist eine Quelle teurer Fehler in Mixed-Signal- und FPGA-Designs.