SerDes

SerDes steht für Serializer-Deserializer, ein Paar von Schaltungsblöcken in integrierten Schaltungen, die Daten zwischen parallelen und seriellen Formaten umwandeln. Der Serializer nimmt parallele Daten (typischerweise 8, 16, 32 oder 64 Bit, die gleichzeitig ankommen) und wandelt sie in einen einzelnen Hochgeschwindigkeits-Seriellstrom um. Der Deserializer macht das Gegenteil: er erfasst einen Hochgeschwindigkeits-Seriellstrom und setzt ihn wieder in parallele Daten zusammen. Zusammen lösen sie ein grundlegendes Problem in der Elektronik: die Reduzierung der Pinanzahl und PCB-Leiterbahnen bei Beibehaltung des Datendurchsatzes über längere Distanzen.

Der Grund, warum SerDes existiert, ist praktisch. Ein Prozessorkern mit 64 parallelen Datenleitungen würde 64 separate Drähte oder PCB-Leiterbahnen zu einem anderen Chip benötigen. Stattdessen wandelt SerDes das in einen oder zwei Drähte um, die mit einer viel höheren Taktrate laufen. Ein 64-Bit-Parallelbus mit 100 MHz, der 6,4 Gbps Informationen trägt, wird zu einer Seriellverbindung mit 6,4 Gbps, wodurch 63 physische Verbindungen entfallen. Das ist entscheidend für Anwendungen wie GPU-zu-Speicher-Schnittstellen, PCI Express, Ethernet und Lichtwellenleiter-Transceiver.

SerDes-Implementierungen variieren je nach Anwendung. Niedergeschwindigkeitsversionen (unter 1 Gbps) können einfache Schieberegister sein. Hochgeschwindigkeits-SerDes (10 Gbps und darüber) erfordern erhebliche analoge Komponenten: Clock-und-Data-Recovery-Schaltungen, Entzerrung und Jitter-Kontrolle. Die Clock-Recovery-Stufe ist entscheidend; der Deserializer muss sich auf die Zeitgebung des eingehenden Datenstroms einstellen, ohne ein separates Taktsignal. Volterra-Gleichungen und Phasenregelschleifen bewältigen dies im realen Silizium.

Praktische Anwendung und Herausforderungen

SerDes-Blöcke sind in modernen System-on-Chip-Designs eingebettet und sind auch als eigenständige integrierte Schaltungen erhältlich. PCI-Express-Controller, Netzwerkschnittstellenkarten und Speichercontroller enthalten alle SerDes. Der Begriff ist besonders in der Hochgeschwindigkeitsdaten-Center-Arbeit sichtbar geworden, wo 25 Gbps, 56 Gbps und 112 Gbps SerDes jetzt alltäglich sind. Silizium-Hersteller veröffentlichen detaillierte Datenblätter zu Augediagrammen, Bitfehlerraten und Stromverbrauch für ihre SerDes-IP-Cores.

Typische Ausfallmodi sind Takt-Slipping (der Deserializer verliert die Synchronisation), Intersymbol-Interferenz (Hochgeschwindigkeitssignale verschwimmen) und Jitter-Akkumulation (Zeitgebungsrauschen wächst über die Verbindung). Signalintegrität wird oben 10 Gbps zur Hauptsorge des Ingenieurs; PCB-Routing muss die Impedanz kontrollieren, Übersprechen minimieren und Leiterbahnen gleich lang halten. Das Testen von SerDes erfordert oft Oszilloskope und Mustergeneratoren, die mit Gigabit-Raten umgehen können.