puerta de equivalencia

Una puerta de equivalencia es un circuito de lógica digital que compara dos entradas binarias y produce una única salida. La salida es alta (1) cuando ambas entradas son idénticas, y baja (0) cuando difieren. Esto la convierte en la inversa lógica de una puerta XOR, por lo que también se le llama XNOR, o NOR exclusiva.

La tabla de verdad para una puerta de equivalencia de dos entradas muestra claramente el patrón: las entradas 0,0 producen una salida 1; las entradas 0,1 producen 0; las entradas 1,0 producen 0; las entradas 1,1 producen una salida 1. En álgebra booleana, la función de equivalencia se escribe como A XNOR B o a veces A ≡ B. Existen versiones de múltiples entradas: una puerta de equivalencia de tres entradas emite 1 solo cuando un número par de sus entradas es alto, incluyendo cero.

Implementación y variantes

Las puertas de equivalencia se construyen a partir de primitivas lógicas básicas: típicamente dos puertas NOT, dos puertas AND y una puerta OR. En circuitos integrados, las puertas XNOR se implementan directamente a nivel de transistor, comúnmente utilizando tecnología CMOS donde requieren menos puertas que construirlas a partir de funciones XOR y NOT discretas. Las familias lógicas estándar como 74LS, 74HC y 74AC incluyen chips XNOR dedicados con dos, tres o cuatro puertas independientes por encapsulado.

La puerta de equivalencia es esencial en sistemas digitales que necesitan detectar concordancia o paridad. Los comparadores utilizan puertas de equivalencia para verificar si los bits correspondientes en dos números o palabras de datos son iguales. Los circuitos de detección de errores emplean matrices de puertas de equivalencia para verificar que los datos transmitidos coinciden con los datos recibidos. Los verificadores de paridad y algunas implementaciones de CRC se basan en la lógica XNOR para identificar errores de transmisión.

En matrices de puertas programables en campo (FPGAs) y controladores lógicos programables (PLCs), las puertas de equivalencia se realizan a través de tablas de búsqueda o se configuran a partir de puertas más simples. El retardo de propagación a través de una puerta de equivalencia es típicamente de 5 a 10 nanosegundos en los procesos CMOS modernos, lo que la hace adecuada para el procesamiento de señales de alta velocidad y el control en tiempo real. El término equivalencia refleja la propiedad booleana que implementa: la salida es verdadera cuando se cumple la equivalencia lógica de las dos entradas.