TLC

Una celda de triple nivel (TLC) almacena tres bits de datos binarios en una sola celda de memoria flash al mantener uno de ocho estados de voltaje distintos. Mientras que una celda de nivel único (SLC) reconoce dos estados y una celda de multinivel (MLC) reconoce cuatro, una TLC distingue entre ocho niveles de voltaje precisos, cada uno representando una secuencia única de tres bits de 000 a 111. Esta ventaja de densidad hace que la flash TLC sea más barata por gigabyte que la MLC o SLC, razón por la cual domina las unidades de estado sólido de consumo, el almacenamiento flash USB y las tarjetas SD.

Los márgenes de voltaje entre los ocho estados son más estrechos que los de los dispositivos MLC, típicamente alrededor de 0.2 voltios en comparación con la separación más amplia en sistemas de cuatro estados. Este espaciado más ajustado hace que la TLC sea más sensible a la fuga de carga, la deriva del voltaje umbral y el ruido de perturbación de lectura, que se acumulan a medida que la celda se programa y borra repetidamente. Los fabricantes compensan esto ejecutando algoritmos sofisticados de corrección de errores, generalmente códigos de verificación de paridad de baja densidad (LDPC), en cada operación de lectura.

Resistencia y desgaste por escritura

Una celda TLC puede tolerar menos ciclos de programa-borrado que MLC o SLC antes de volverse poco confiable, típicamente de 1,000 a 5,000 ciclos dependiendo del nodo de proceso. Para extender la vida útil práctica, los controladores implementan lógica de nivelación de desgaste que distribuye las operaciones de escritura entre todas las celdas, y reservan capacidad para la gestión de bloques defectuosos y la recolección de basura. A pesar de estas salvaguardas, las unidades TLC muestran tasas de falla más altas bajo cargas de trabajo de escritura intensas en comparación con los sistemas MLC de grado empresarial, lo que las hace inadecuadas para entornos de servidor con escritura intensiva o aplicaciones de registro industrial de alto ciclo.

El estrés térmico, la perturbación acumulada del programa y la pérdida de retención degradan el rendimiento de TLC más rápido que MLC. Una unidad puede perder un bit completo por transición de celda (de tres bits a dos) después de un uso sostenido, un fenómeno a veces llamado modo half-SLC o pseudo-SLC, en el que el controlador cambia a usar solo dos de los ocho estados para mantener una mayor confiabilidad a costa de la capacidad.

TLC se encuentra en el punto óptimo de costo-capacidad en la jerarquía NAND. Los fabricantes de electrónica de consumo lo eligen porque la velocidad bruta y la resistencia importan menos que el precio y la densidad. Los compradores industriales y los centros de datos que requieren un rendimiento predecible durante cinco años o más suelen especificar MLC o SLC en su lugar, aceptando el mayor costo por gigabyte para evitar el desgaste prematuro y la sobrecarga de gestionar la corrección de errores a escala.