DPLL

Eine digitale Phasenregelschleife ist ein elektronisches Rückkopplungssystem, das ein Taktsignal oder einen Oszillator auf die Frequenz und Phase eines Referenzeingangssignals zwingt. Anders als ihr analoges Pendant, die PLL, die kontinuierliche Spannungspegel zur Anpassung der Oszillatorfrequenz nutzt, führt eine DPLL alle Phasenerkennung, den Vergleich und die Frequenzregelung mit diskreten digitalen Abtastwerten und arithmetischen Operationen durch. Der Ausgangsoszillator erzeugt zwar noch ein kontinuierliches Signal, aber die Schleife selbst arbeitet durch periodische Messungen und Berechnungen statt durch Analogfilterung.

Der Grundablauf ist zyklisch: Abtastung der Phasendifferenz zwischen dem eingehenden Referenzsignal und dem intern erzeugten Signal, Berechnung eines Fehlerwerts, Aktualisierung eines numerisch gesteuerten Oszillators (NCO) und Wiederholung. Der NCO ist ein Zähler oder Akkumulator, dessen Überflutungsrate die Ausgangsfrequenz setzt. Durch Anpassung des Akkumulatorinkrements basierend auf dem gemessenen Phasenfehler steuert die DPLL den Ausgang so, dass er der Eingabe entspricht. Die Abtastung erfolgt in diskreten Intervallen, üblicherweise bezogen auf einen Systemtakt oder die Referenz selbst.

Häufige Anwendungen und Varianten

DPLLs erscheinen in Taktrückgewinnungsschaltungen für Datenströme, Frequenzsynthesizern, Zeitzwecken in der Telekommunikation und Synchronisation in digitalen Signalprozessoren. In Ethernet- und USB-Empfängern extrahiert eine DPLL einen Takt aus eingehenden Datenflanken ohne separate Taktleitung. Varianten umfassen Schleifendesigns zweiter Ordnung und höherer Ordnung (Steuerung nicht nur der Frequenz, sondern auch ihrer Änderungsrate) sowie vollständig digitale Varianten, bei denen sogar der Ausgangsoszillator aus einem schnelleren Referenztakt synthetisiert wird, statt eine echte Analogschaltung zu sein.

Entwurfskompromisse betreffen die Schleifenbandbreite (schnelle Reaktion gegenüber Rauschunterdrückung), den Verriegelungsbereich (wie weit die Eingabe von der Sollfrequenz abweichen darf und trotzdem noch Verriegelung erreicht) und das Jitter (Restwackelphase). Schleifenverstärkung, Proportional- und Integratorbeiträge sowie NCO-Auflösung bestimmen die Leistung. Eine DPLL mit zu breiter Bandbreite kann Rauschen verstärken; zu eng und die Nachverfolgung von Frequenzsprüngen oder Drift wird träge.

Der Begriff fand ab den 1960er Jahren Verwendung, als digitale integrierte Schaltungen arithmetische Rückkopplungen praktikabel machten. Heute ist die DPLL ein Standard-Primitive in gemischt-analogen und softwaredefinierten Systemen, oft in FPGA-Strukturen oder Firmware von Digitalsignalprozessoren realisiert, wo vollständig analoge PLLs unpraktisch oder unnötig sind. Die mathematische Einfachheit macht DPLLs tragbar über verschiedene Siliziumtechnologien hinweg und per Simulation debuggbar.