ECL

Emitter-coupled logic ist eine digitale Schaltungsfamilie, die auf Bipolartransistoren basiert und in einer Differenzpaar-Topologie angeordnet ist. Im Gegensatz zu TTL oder CMOS, wo Transistoren vollständig ein- und ausgeschaltet werden, arbeiten ECL-Transistoren in einem linearen Bereich, in dem sie ständig leitend sind. Der Strom fließt von einem Transistor zum anderen im Paar, und die Ausgabe wird den Emittern entnommen. Dieses Design erzeugt bemerkenswert schnelle Signalübergänge, typischerweise 1 bis 2 Nanosekunden, was ECL zur schnellsten jemals gefertigten allgemeinen Logikfamilie macht.

Die Geschwindigkeit ergibt sich aus einem grundlegenden Vorteil: Da Transistoren nie in Sättigung gehen, gibt es keine Ladungsspeicher-Verzögerung, die beim Zustandswechsel überwunden werden muss. Der Preis dafür ist hoher Stromverbrauch, typischerweise 25 bis 50 Milliwatt pro Gatter, und enge Spannungsgrenzen. ECL arbeitet mit negativen Versorgungsschienen (typischerweise minus 5,2 Volt) und Masse als andere Schiene. Die Ausgangsspannungsschwankungen betragen etwa 800 Millivolt, was die Störspannungsabstände gering hält und sorgfältige Leiterplattenlayout- und Abschlussmaßnahmen erfordert.

Wann ECL dominierte und wo es heute noch eingesetzt wird

ECL erreichte seinen Höhepunkt in den 1980er und frühen 1990er Jahren in Hochleistungsrechnern, besonders in Supercomputern, Großrechnern und Militärsystemen, wo die rohe Geschwindigkeit die Stromrechnung und den Platz auf der Leiterplatte rechtfertigte. Motorola und Fairchild lieferten die Hauptfamilien. Mit der Skalierung der CMOS-Technologie und steigenden Taktfrequenzen verringerte sich der Unterschied. Heute ist ECL in Neuentwicklungen weitgehend überholt, verdrängt durch CMOS-Familien, die mittlerweile mit Gigahertz-Geschwindigkeiten laufen und weniger Energie verbrauchen. Allerdings sind ECL-Schaltungen in älteren Geräten noch immer im Einsatz und in Nischenanwendungen wie extrem schnellen Analogkomparatoren oder spezialisierten HF- und Mikrowellensystemen, wo die Differenzstruktur und Geschwindigkeit noch immer Vorteile bieten.

Die Hauptvarianten waren Standard-ECL (MECL) mit Verzögerungszeiten von etwa 2 Nanosekunden und ECL III, das gegen 1 Nanosekunde drückte. Einige Hersteller boten stromsparende Varianten an. Aufgrund seiner Differenznatur folgt ECL einer anderen Designphilosophie als einseitige Logik; die Mischung von ECL mit TTL oder CMOS erfordert Level-Translation-Schaltungen und sorgfältige Impedanzanpassung auf Leiterplatten, um den Geschwindigkeitsvorteil zu bewahren und Reflexionen auf Übertragungsleitungen zu vermeiden.