Gate Array
Englisch: gate array
Integrierter Schaltkreis als vorgefertigtes Siliziumchip-Element ohne spezielle Funktion, sondern mit Standardfunktionen wie NAND- oder NOR-Logikgattern und anderen aktiven Bauelementen.
Gate Array: Halbkundenspezifische Silizium mit Verdrahtung nach Ihren Vorgaben
Ein Gate Array ist ein vorgefertigter Siliziumwafer mit Tausenden identischer Logikgatter und Transistoren, die in einem regelmäßigen Rastermuster angeordnet sind, aber noch nicht miteinander verbunden. Der Hersteller produziert diese Chips in hohen Stückzahlen. Sie definieren dann, was das Array tatsächlich tut, indem Sie festlegen, wie die Gatter miteinander verdrahtet werden sollen. Dieser zweistufige Fertigungsprozess liegt zwischen dem Kauf eines handelsüblichen Logikchips und der Beauftragung einer vollständig kundenspezifischen integrierten Schaltung von Grund auf.
Ein typisches Gate Array beginnt mit einer Basisschicht aus Transistoren, normalerweise NAND- oder NOR-Gattern, die über die aktive Fläche in Reihen und Spalten angeordnet sind. Die Metallschichten darüber bleiben zunächst unverbunden. Wenn Sie Ihren Schaltplan an die Foundry senden, werden nur in den oberen Metalllagen benutzerdefinierte Verbindungsbahnen hinzugefügt, die Ihre Gatter nach dem Muster Ihrer Schaltung verbinden. Diese selektive Metallisierung bedeutet, dass die teuren und zeitaufwändigen frühen Fertigungsschritte bereits in großem Umfang abgeschlossen sind, was Ihre Entwicklungskosten im Vergleich zu vollständig kundenspezifischen Designs reduziert.
Kompromisse bei Dichte und Geschwindigkeit
Gate Arrays opfern etwas Effizienz für schnellere Markteinführung. Da das zugrundeliegende Transistor-Layout fest vorgegeben ist, können Sie nicht wie bei einem kundenspezifischen Chip jede Ecke des Designs optimieren. Das bedeutet, dass Gate Arrays normalerweise mehr Chipfläche verbrauchen als ein entsprechend vollständig kundenspezifisches Design und mehr Energie benötigen. Sie sind jedoch deutlich schneller und billiger herzustellen als kundenspezifische Silizium, mit Durchlaufzeiten, die in Wochen statt Monaten gemessen werden. Gate Arrays wurden durch programmierbare Gate-Arrays (FPGAs) für kleine Stückzahlen weitgehend verdrängt, da FPGAs keinen Foundry-Schritt erfordern. Gate Arrays bleiben aber verbreitet, wenn das Volumen die minimalen Setup-Kosten rechtfertigt und wenn die Leistungs- oder Stromverbrauchseigenschaften echtes Silizium gegenüber FPGA-Alternativen erfordern.
Das Design von Gate Arrays erfordert eine Hardware-Beschreibungssprache (HDL) oder ein detailliertes Schaltschema, um festzulegen, welche Gatter miteinander verbunden werden und wie Signale durch das Array fließen. Design-Rule-Checks und Layout-Verifikation müssen bestätigen, dass Ihre Verdrahtung in die Metallschichten passt und die Design-Regeln für diesen Technologie-Knoten einhält. Ein einzelner Metallisierungsschritt kann Fehler enthalten, die teuer zu beheben sind, daher sind Simulation und Verifikation vor dem Versand der Masken zur Foundry umfassend.
Der Begriff Gate Array spiegelt die orthogonale Struktur des zugrundeliegenden Transistor-Layouts wider: ein Array von Gate-Elementen, die auf die Metallisierung warten. Diese Architektur entstand in den 1970er Jahren als Kompromiss zwischen den langen Lieferzeiten kundenspezifischer Chips und der begrenzten Funktionalität handelsüblicher ICs. Gate Arrays sind zwar weniger verbreitet, bleiben aber relevant für Anwendungen mit moderaten Stückzahlen, bei denen Lieferzeit und Kosten wichtiger sind als maximale Dichte.