Leitung

In der Leiterplattenlayout- und Schaltplanerfassung ist ein Netz ein einzelner Leiterpfad, der zwei oder mehr Komponentenanschlüsse miteinander verbindet. Es stellt die elektrische Kontinuität zwischen diesen Anschlüssen dar, ob dieser Leiter eine Kupferbahn auf einer Leiterplatte, ein Draht in einem Kabelbaum oder ein Knoten in einem Schaltplan ist. Jedes Netz führt ein Signal oder eine Stromversorgung zu mehreren Zielen; ein Massenet könnte Hunderte von Komponentenanschlüssen mit einem gemeinsamen Rückpfad verbinden.

Netze werden während des gesamten Designprozesses benannt und verfolgbar gemacht. Ein Schaltplan könnte ein Netz VCC_5V, ein anderes GND und ein drittes CLK_DATA nennen. Die Design-Software führt eine Netzliste, eine Datei, die jedes Netz und die darin enthaltenen Anschlüsse dokumentiert. Das PCB-Layout-Tool nutzt diese Netzliste, um sicherzustellen, dass jede im Schaltplan angegebene Pinverbindung zu einer physischen Bahn oder Via auf der Platine wird. Wenn ein Pin im Layout nicht verbunden ist, wird er zu einem schwebenden Netz und führt zum Ausfall des Designs.

Varianten und Komplikationen

Netze sind im Prinzip einfach, in der Praxis aber komplex. Ein einzelnes Netz kann sich über mehrere Schichten einer mehrschichtigen Platine erstrecken, Hindernisse umgehen und mehrere Vias enthalten, um Schichten zu wechseln. Hochgeschwindigkeitssignal-Netze erfordern sorgfältige Impedanzregelung und Längeanpassung, um Signalverschlechterung zu vermeiden. Power- und Massenatze müssen breit genug sein, um Strom ohne übermäßigen Spannungsabfall zu führen; unterdimensionierte Netze erzeugen Wärme und können Komponenten beschädigen. In Mixed-Signal-Platinen müssen Analog- und Digitalsignal-Netze getrennt geroutet werden, um Rauschabstrahlung zu verhindern.

Der Begriff stammt aus der visuellen Erscheinung früher Schaltpläne: die Linien, die Komponentenanschlüsse verbinden, sahen wie ein Netz aus. In modernen CAD-Tools werden Netze immer noch als Linien in der Schaltplanansicht dargestellt, sind aber abstrakte Darstellungen der elektrischen Verbindung. Ein Netz, das im Schaltplan als einfache Linie erscheint, kann auf der physischen Platine zu einem komplexen gerouteten Pfad werden, besonders in hochdichten Designs mit Hunderten von Netzen, die um begrenzte Routing-Fläche konkurrieren.

Die Netzintegrität wird in mehreren Phasen überprüft: der Schaltplan wird gegen die Design-Regeln verifiziert, das Layout wird gegen die Netzliste überprüft, und gefertigte Platinen werden mit automatisierter optischer Inspektion und In-Circuit-Tests überprüft, um Unterbrechungen, Kurzschlüsse und falsch geroutete Netze zu erkennen. Ein einziger kurzgeschlossenes Netz, bei dem zwei Netze versehentlich berühren, kann eine ganze Platine lahmlegen.