Skew

In synchronen digitalen Schaltungen verlassen sich alle Komponenten auf ein gemeinsames Taktsignal, um ihre Operationen zu koordinieren. Skew tritt auf, wenn dieses Signal unterschiedlich lange braucht, um verschiedene Teile des Systems zu erreichen, sodass Komponenten den Taktimpuls zu leicht unterschiedlichen Zeitpunkten empfangen. Selbst Verzögerungen im Nanosekundenbereich können Daten beschädigen oder Logikfehler verursachen, wenn sie den Ankunftszeitpunkt des Takts außerhalb der Setup- oder Hold-Time-Fenster verschieben, die Latches und Flip-Flops benötigen.

Die Ursachen sind physikalischer Natur. Taktsignale wandern durch Drähte und Logikgatter mit endlicher Geschwindigkeit, typischerweise etwa 0,6-fach der Lichtgeschwindigkeit in Kupfer. Eine Taktleitung zu einem entfernten Register auf einem großen Chip erreicht ihr Ziel später als eine zu einem nahen Register. Temperaturgradienten, Spannungsschwankungen und ungleichmäßige Drahtbreiten erzeugen weitere Verzögerungen. Auf Leiterplatten zählen die Leiterbahnen: Eine Taktleitung, die fünfzig Komponenten erreichen muss, kann nicht ohne gezielten Ausgleich überall gleich lang sein.

Varianten und Grenzen

Skew teilt sich in zwei praktische Kategorien. Intradie-Skew betrifft unterschiedliche Orte auf einem einzelnen Silizium-Die und entsteht durch Schwankungen im Widerstand und der Kapazität der Verdrahtung über den Chip. Interboard-Skew ist die Verzögerungsstreuung, wenn Taktsignale über mehrere Leiterplatten hinweg durch Steckverbinder und Kabel verteilt werden. Moderne Prozessoren, die mit Gigahertz-Frequenzen arbeiten, müssen den Skew auf wenige Pikosekunden begrenzen, sonst werden Timing-Verletzungen unvermeidlich.

Designer bekämpfen Skew durch gezielten Ausgleich. Taktbäume werden mit angepassten Pfadlängen und Breiten geroutet, sodass alle Endpunkte ähnliche Ausbreitungsverzögerungen erfahren. Zwischenpuffer werden dimensioniert und platziert, um Ankunftszeiten auszugleichen. Phase-locked Loops können mehrere Taktphasen an verschiedenen Systemstellen erzeugen. Hochfrequenzboards nutzen manchmal aktive Taktverteilung mit Verstärkern und Repeatern, die auf synchronisierte Flanken abgestimmt sind.

Die praktische Konsequenz ist, dass Skew begrenzt, wie dicht man synchrone Logik packen kann und wie schnell man sie betreiben kann. Ein System mit 2 Nanosekunden Skew kann nicht mit einer Frequenz betrieben werden, bei der die Taktperiode viel kürzer als 10 Nanosekunden ist, weil Setup- und Hold-Times die verbleibende Reserve aufbrauchen. Diese Beziehung führt zu der Notwendigkeit für sorgfältige physikalische Planung, Simulation und Messung, bevor Silizium gefertigt oder Boards in großem Maßstab hergestellt werden.