TLC
Abkürzung für Triple-Level Cell.
TLC: drei Datenbits in eine Speicherzelle gepresst
Eine Triple-Level-Cell speichert drei Bits binärer Daten in einer einzelnen Flash-Speicherzelle, indem sie einen von acht verschiedenen Spannungszuständen annimmt. Während eine Single-Level-Cell (SLC) zwei Zustände erkennt und eine Multi-Level-Cell (MLC) vier, unterscheidet eine TLC zwischen acht präzisen Spannungspegeln, von denen jeder eine eindeutige Drei-Bit-Sequenz von 000 bis 111 darstellt. Dieser Dichtevorteil macht TLC-Flash billiger pro Gigabyte als MLC oder SLC, weshalb es bei Solid-State-Drives für Verbraucher, USB-Speichern und SD-Karten dominiert.
Die Spannungsabstände zwischen den acht Zuständen sind enger als bei MLC-Geräten, typischerweise etwa 0,2 Volt im Vergleich zur breiteren Trennung in Vier-Zustands-Systemen. Diese engere Abstimmung macht TLC empfindlicher gegenüber Ladungsverlust, Schwellenwertspannungsdrift und Read-Disturb-Rauschen, die sich bei wiederholtem Programmieren und Löschen der Zelle ansammeln. Hersteller kompensieren dies durch ausgefeilte Fehlerkorrekturalgorithmen, üblicherweise Low-Density-Parity-Check-(LDPC-)Codes, bei jedem Lesezugriff.
Haltbarkeit und Schreibverschleiß
Eine TLC-Zelle hält weniger Programmier-Lösch-Zyklen aus als MLC oder SLC, bevor sie unzuverlässig wird, typischerweise 1.000 bis 5.000 Zyklen je nach Prozessknoten. Um die praktische Lebensdauer zu verlängern, implementieren Controller Wear-Leveling-Logik, die Schreibvorgänge auf alle Zellen verteilt, und reservieren Kapazität für fehlerhafte Blöcke und Garbage Collection. Trotz dieser Schutzmaßnahmen zeigen TLC-Laufwerke unter intensiven Schreiblasten höhere Ausfallquoten als Enterprise-grade-MLC-Systeme und eignen sich daher nicht für schreibintensive Serverumgebungen oder High-Cycle-Datenschutzanwendungen in der Industrie.
Thermische Belastung, angesammelter Program-Disturb und Retention-Verlust bauen TLC-Performance schneller ab als MLC. Nach längerer Nutzung kann ein Laufwerk ein volles Bit pro Zellübergang verlieren (von drei Bits zu zwei), ein Phänomen, das manchmal Half-SLC oder Pseudo-SLC-Modus genannt wird, bei dem der Controller nur zwei der acht Zustände nutzt, um höhere Zuverlässigkeit auf Kosten der Kapazität zu gewährleisten.
TLC sitzt am Kosten-Kapazitäts-Sweet-Spot in der NAND-Hierarchie. Hersteller von Verbraucherelektronik wählen TLC, weil Rohgeschwindigkeit und Haltbarkeit weniger wichtig sind als Preis und Dichte. Industriekunden und Rechenzentren, die vorhersagbare Leistung über fünf oder mehr Jahre benötigen, spezifizieren stattdessen üblicherweise MLC oder SLC und akzeptieren die höheren Kosten pro Gigabyte, um vorzeitigen Verschleiß und den Aufwand der Verwaltung von Fehlerkorrektur im großen Maßstab zu vermeiden.