Wafer-Scale-Integration

Wafer-Scale-Integration (WSI) ist ein Fertigungsansatz, bei dem ein kompletter Silizium-Wafer, üblicherweise mit Durchmessern von 200 mm bis 300 mm, als eine einzige integrierte Schaltung behandelt wird, anstatt ihn in einzelne Dies zu zerlegen. Statt des Standardverfahrens, tausende separate Chips auf einem Wafer herzustellen und diese dann zu vereinzeln, versucht WSI, alle funktionsfähigen Bereiche miteinander zu verbinden und als ein monolithisches Gerät zu verpacken. Dies umgeht die Verluste, die dem traditionellen Yield Binning und dem Testing auf Die-Ebene innewohnen.

Der Kernvorteil ist theoretisch: Der Wegfall separater Interconnects zwischen Chips ermöglicht kürzere Signalwege, niedrigere Leistungsaufnahme bei der Kommunikation zwischen Logikblöcken und keinen Overhead durch mehrfache Package-Schnittstellen. Ein Wafer-Scale-Prozessor oder Speicher-Array könnte theoretisch eine höhere Performance-Dichte und niedrigere Latenz liefern als ein äquivalentes System aus konventionellen Multi-Chip-Modulen. Der Ansatz erlebte seine ernsthaftesten kommerziellen Versuche in den 1980er Jahren, insbesondere mit der Connection Machine der Thinking Machines Corporation und verschiedenen Forschungsarbeiten im Bereich Parallelverarbeitung.

Warum Wafer-Scale-Integration sich nicht durchgesetzt hat

Die praktischen Hürden stellten sich als erheblich heraus. Ein einzelner Defekt irgendwo auf einem großen Wafer macht das gesamte Gerät unbrauchbar und treibt den Yield gegen null, es sei denn, die Defektdichte liegt im einstelligen Bereich pro 100 Quadratmillimeter, ein Schwellwert, der über einen ganzen Wafer hinweg schwer zu halten ist. Das Thermomanagement wird problematisch: Die Konzentration von Gigawatt Leistungsdichte in einem einzelnen Package erzeugt Hot Spots, die die Package-Kühlung nicht angemessen dissipieren kann. Das Testing wird extrem schwierig, wenn es keine Modularität gibt; ein Fehler in einer Region des Wafers beeinflusst die Diagnose anderer Bereiche. Reparatur und Binning nach Geschwindigkeitsklasse werden unmöglich, wenn alles monolithisch ist.

Moderne Halbleiter-Skalierung und Multi-Die-Verpackung haben WSI weniger notwendig gemacht. Chiplet-Architekturen, bei denen bescheidener große Dies mit Hochfrequenz-Interconnects wie Chiplet-zu-Chiplet-Brücken verbunden werden, erreichen jetzt viele WSI-Vorteile, während sie die Yield-, Test- und Reparierbarkeit auf Die-Ebene bewahren. Infolgedessen bleibt reine Wafer-Scale-Integration eher ein Nischenkonzept in der Forschung als in der Serienfertigung.