PLD

Ein Programmable Logic Device ist ein integrierter Schaltkreis, der nach der Herstellung so konfiguriert werden kann, dass er bestimmte digitale Logikfunktionen erfüllt. Anders als ein Standard-Mikroprozessor, der eine Befehlsfolge ausführt, setzt ein PLD kombinatorische und sequenzielle Logik direkt in Hardware um, indem er Logikgatter nach einer gespeicherten Konfiguration verbindet. Die Konfiguration wird typischerweise aus einer externen Speicherquelle geladen, wenn das Gerät startet, oder in einem nicht flüchtigen Speicher gespeichert, der im Chip selbst eingebaut ist.

Die wichtigsten Varianten sind PALs (Programmable Array Logic), die kombinatorische Logik und einfache sequenzielle Funktionen handhaben; GALs (Generic Array Logic), die wieder beschreibbare PALs mit löschbarem Speicher sind; und CPLDs (Complex Programmable Logic Devices), die mehrere Logikblöcke mit Verbindungsleitungen kombinieren. FPGAs (Field-Programmable Gate Arrays) sind größere Verwandte mit tausenden oder millionen Logikzellen, aber der Begriff PLD bezieht sich typischerweise auf die kleineren, einfacheren Kategorien. PLDs reichen von einigen hundert bis zu einigen tausend Logikgattern in äquivalenter Komplexität.

Die Konfiguration erfolgt über spezialisierte Programmierhardware, die das Bitmuster in den Speicher des Geräts schreibt, entweder durch direkten elektrischen Kontakt (JTAG) oder über einen dedizierten Programmier-Sockel. Die Konfigurationsdatei wird normalerweise von Hardware Description Language Compilern (VHDL, Verilog) oder Schaltplan-Eingabe-Tools erzeugt. Nach der Konfiguration funktioniert ein PLD wie eine festgelegte Logikschaltung; er benötigt keinen Mikroprozessor oder externen Befehlsspeicher zum Betrieb.

Wann und warum PLDs ausfallen

Beschädigung der Konfigurationsdaten durch Stromausfall während der Programmierung ist der häufigste Ausfallmodus im Feld. Eine allmähliche Drift des Konfigurationsspeichers ist bei modernen Geräten selten, war aber bei frühen UV-löschbaren Versionen problematischer. Ein falsch konfigurierter PLD zeigt sich normalerweise als fehlendes Ausgangsverhalten unter bestimmten Eingangsbedingungen und ist ohne Zugriff auf die ursprünglichen Designdateien schwer zu diagnostizieren. Logische Racebedingungen und Timing-Verstöße sind Designfehler und keine Gerätefehler, aber sie werden nur offensichtlich, wenn die spezifische PLD-Variante und ihre tatsächlichen Timing-Eigenschaften berücksichtigt werden.

PLDs nehmen einen praktischen Mittelweg im digitalen Design ein. Sie kosten weniger als maßgefertigte Silizium, bieten aber eine schnellere Time-to-Market und weniger Risiko als FPGA-Projekte für einfachere Logikaufgaben. Sie sind häufig in Industriesteuerungs-Schnittstellen, Signalkonditionierungsschaltungen, Adressdekodierung und Glue Logic anzutreffen, die inkompatible Standardkomponenten verbindet. Bei der Hochvolumen-Fertigung kann ein PLD nach Designbewährung durch einen günstigeren benutzerdefinierten ASIC ersetzt werden; bei kleinen Stückzahlen und Prototypenfertigung reduzieren PLDs das Risiko und ermöglichen feldgesteuertes Upgrade.