ADPLL

Eine vollständig digitale Phasenregelschleife ist eine Schaltung, die nur digitale Logik verwendet, um ein Ausgangssignal mit einem eingehenden Referenzsignal zu synchronisieren. Im Gegensatz zu einer traditionellen analogen PLL, die auf kontinuierliche Spannung und Strom angewiesen ist, um einen spannungsgesteuerten Oszillator zu treiben, arbeitet eine ADPLL mit Phasenerkennung, Schleifenfilterung und Oszillatorabstimmung vollständig im digitalen Bereich, typischerweise unter Verwendung eines digitalen Oszillators und diskreter Zeitarithmetik.

Die Kernfunktion bleibt in beiden Designs gleich: Erkennung der Phasendifferenz zwischen einem eingehenden Referenztakt und einem Rückkopplungssignal aus einem Ausgangsoszillator, dann Anpassung der Oszillatorfrequenz, um diesen Phasenfehler zu minimieren. In einer ADPLL erfolgen dieser Vergleich und die Korrektur in diskreten Taktintervallen. Der Phasendetektor erzeugt digitale Ausgänge, die in einen digitalen Filter fließen, der Steuerwörter berechnet, welche die Abstimmung eines digital gesteuerten Oszillators (DCO) anpassen. Ein Frequenzteiler speist die DCO-Ausgabe typischerweise zurück zum Phasendetektor, um die Schleife zu schließen.

ADPLLs glänzen in modernen Halbleiterprozessen, weil sie keine präzisions-analogen Komponenten, keine angepassten Transistorpaare und keine sorgfältig dimensionierten Biasing-Netzwerke benötigen. Sie lassen sich sauber in digitale Systeme auf einem einzelnen Chip integrieren, vertragen Prozessvariationen besser als analoge PLLs und können durch Software umprogrammiert werden. Einschwingzeit, Frequenzbereich und Schleifenbandbreite werden alle durch digitale Steuerwörter und Filterkoeffizienten vorgegeben, nicht durch Widerstände und Kondensatoren.

Praktische Einschränkungen und Kompromisse

Die diskrete zeitliche Natur einer ADPLL führt zu Quantisierungsfehlern in der Phasendetektorausgabe und in der DCO-Frequenzkontrolle, was eine Untergrenze für das Steady-State-Jitter setzt, die analoge PLLs manchmal unterschreiten können. Die Abtastrate der Schleife, die durch den Referenztakt oder einen schnelleren internen Takt bestimmt wird, begrenzt die Reaktionsgeschwindigkeit der Schleife und muss so gewählt werden, um Aliasing zu vermeiden. Die Stabilitätsanalyse erfordert z-Transform-Methoden anstelle von s-Ebenen-Analyse, und der Schleifenentwurf muss die endlichen Wortlängen von Zählern und Akkumulatoren berücksichtigen.

ADPLLs sind nun Standard in Frequenzsynthesizern, Taktwiedergewinnungsschaltungen in Serienverbindungen und Empfängern für Software-defined Radio. Sie treten in USB-Schnittstellenschaltungen, Ethernet-Transceivern und Funkempfänger-Chips auf, bei denen Sperrbereich, Einschwingzeit und Frequenzagilität wichtiger sind als das absolute Minimum an Phasenrauschen. Hybrid-Designs, die einen digitalen Filter mit einem analogen DCO kombinieren, bleiben verbreitet, wenn die Rauschleistung kritisch ist und die Prozessökonomie den Mehraufwand für gemischte Signale erlaubt.